Anda di halaman 1dari 15

LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL FLIP - FLOP

Nama Kelompok : 1. Indah Ayu P. 2. Nike Ika Nuzula


3.

1109 100 003 1109 100 025 1109 100 061

Nuning Armawati

Asisten : Adi Wardana

JURUSAN FISIKA

FAKULTAS MATEMATIKA DAN ILMU PENGETAHUAN ALAM INSTITUT TEKNOLOGI SEPULUH NOPEMBER SURABAYA 2012

BAB I PENDAHULUAN 1.1 Latar Belakang Flip-flop merupakan rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial. Flip Flop juga merupakan suatu rangkaian yang terdiri dari 2 elemen aktif (transistor) yang kerjanya saling bergantian. Ada banyak fungsi flip-flop diantaranya yaitu dapat menyimpan bilangan biner, mencacah pulsa dan menyerempakan/mensinkronkan rangkaian aritmatika. Ada banyak macam macam jenis flip flop. Pada percobaan ini natntinya kita dapat mengetahui dan memahami prinsip kerja dari flip flop.

1.2 Permasalahan Pada percobaan flip-plop ini terdapat permasalahan tentang bagaimana prinsip kerja dari flip-flop tersebut.

1.3 Tujuan Tujuan dari praktikum logika flip flop ini untuk mengerti dan memahami gerbanggerbang logika(lambang, bentuk, tabel kebenaran, sifat/karakteristik). Selain itu untuk memehami prinsip kerja dari flip-flop.

BAB II DASAR TEORI

2.1 Definisi Umum Flip-flop merupakan suatu memori dengan kapasitas 1 bit. Selama catu daya-nya terpasang maka memorinya akan bertahan. Dalam penerapannya, memori yang terkandung dalam flipflop dapat diubah dengan memberikan clock pada masukannya. Flip-flop disusun dari rangkaian dasar yang berupa latch yaitu latch SR. Latch jenis ini dapat dibentuk dari gerbang NAND dan gerbang NOR. Pemahaman terhadap rangkaian flip-flop (FF) ini sangat penting karena flip-flop dapat menyimpan data, mengingat informasi (memori) dan menghitung. Keadaan keluaran flip-flop bias berada dalam kedaan tinggi (1) atau keadaan rendah (0), untuk selang waktu yang dikehendaki. Biasanya untuk mengubah keadaan tersebut diperlukan suatu pemicu. 2.2 Jenis-Jenis Flip-Flop Ada berbagai jenis flip-flop ditinjau dari beberapa aspek, antara lain : a. Ditinjau dari cara kerjanya : Flip-flop R-S D flip-flop J-K flip-flop T flip-flop

b. Ditinjau dari cara pengaturannya : Non clocked flip-flop Clock flip-lop

c. Ditinjau dari jenis pulsa yang mengatur :


-

Pulse triggered flip-flop Edge triggered flip-flop, terbagi lagi menjadi : Negative edge triggered circuit Positive edge triggered circuit

2.3 Penjelasan jenis-jenis flip-flop A. Flip-Flop SR

Flip-flop SR atau RS merupakan rangkaian dasar untuk menyusun berbagai jenis flipflop yang lainnya. Rangkaian ini dapat disusun dari dua buah gerbang NAND (gambar 2.1) atau dua buah gerbang NOR (gambar 2.2), serta tabel kebenaran dari rangkaian tersebut.

S 0 0 1 1

R 0 1 0 1

Q Q 1 1 1 0 0 1 Dont Care

Gambar 2.1 Rangkaian FF-RS (NAND Gate) dan tabel kebenarannya

S 0 0 1 1

R 0 1 0 1

Q Q Dont Care 0 1 1 0 1 1

Gambar 2.2 Rangkaian FF-RS (NOR Gate) dan tabel kebenarannya

Mengeset flip-flop berarti membuat jalan keluar Q = 1 dan mereset flip-flop membuat Q = 0 dsri kondisi stabl atau tidak berubah. Mengeset flip-flop dari gerbang NAND apat dilakukan dengan membuat S = 0 dan mereset dilakukan dengan membuat R = 0. Sedangkan pada flipflop dari gerbang NOR mengeset dilakukan dengan membuat S = 1 dan mereset dengan membuat R = 1.

Gambar 2.3 Sinyal keluaran pada flip-flop

B. Flip-flop SR terlonceng Flip-flop jenis ini dapat dirangkai dari flip-flop SR ditambah dengan dua gerbang AND atau NAND untuk memasukkan pemicu yang disebut dengan sinyal clock (ck).

Clock b Q

Flip flop SR

ck 0 0 0 0 1 1 1 1

S 0 0 1 1 0 0 1 1

R 0 1 0 1 0 1 0 1

A 1 1 1 1 1 1 0 0

b 1 1 1 1 1 0 1 0

Q Q 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Dont care

Gambar 2.4 Flip-flop terlonceng dari gerbang NAND dan tabel kebenarannya Tabel 2.1 tabel kebenaran SR flip flop terlonceng

Dari tabel kebenaran rangkaian 2.4 terlihat, untuk sinyal clock yang tinggi (1), flip-flop ini bekerja seperti flip-lop SR dari gerbang NOR,sedangkan untuk sinyal clock rendah (0), keluaran Q tidak tergantung pada Input S dan R, tetapi tetap mempertahankan keadaan terakhir sampai datangnya sinyal clock berikutnya. Sebagai ilustrasi berikut ini diberikan contoh bentuk sinyal Q :

Gambar 2.5 Hubungan antara Q dengan SR dan clock

C. Flip-Flop Data (FF-D) Pada flip-flop SR terdapat nilai-nilai masukan yang terlarang. Untuk menghindari adanya nilai terlarang tersebut, isusun suatu jenis flip-flop lain yang dinamakan flip-flop data. Rangkaian ini dapat diperoleh dengan menambahkan satu gerbang NOT pada masukan Flip-flop Terlonceng.

Gambar 2.6 Flip-flop- D dari gerbang NAND dan tabel kebenarannya

D flip flop

ck 0 1 1

D ? 0 1

Q 0 0 1

Dari gambar tersebut terlihat bahwa untuk sinyal clock yang rendah, keluaran Q akan tetap terkunci pada nilai terakhirnya. Dalam hal ini dapat dikatakan bahwa pada saat keadaan clock rendah, sinyal masukan D tidak mempengaruhi keluaran. Sedangkan untuk sinyal clock tinggi (ck = 1), maka diperoleh keluaran yang sesuai dengan data D yang masuk saat itu.

Gambar 2.7 Hubungan antara Q dengan D dan clock

D. JK Flip - Flop Flip-flop J-K merupakan penyempurnaan dari flip-flop R-S terutama untuk mengatasi masalah osilasi, yaitu dengan adanya umpan balik, serta masalah kondisi terlarang , yaitu pada kondisi masukan J dan K berlogika 1 yang akan membuat kondisi keluaran menjadi berlawanan dengan kondisi keluaran sebelumnya atau dikenal dengan istilah toggle.

-> Diagram JK

-> Skema pengkabelan JK

Pertama-tama pasang IC pada bread board, lalu hubungkan saklar dan IC menggunakan kabel yang tersedia, hubungkan juga IC dengan ground, input power 5V, dan juga output untuk LED. Input J dihubungkan pada kaki 14, Input clock dihubungkan pada kaki 1, Input K dihubungkan pada kaki 3, Voltase/VCC dihubungkan pada kaki 4, D / CLEAR bernilai 1 pada kaki ke 2 pada IC 7473.

BAB III METODOLOGI PERCOBAAN

3.1 Alat dan Komponen Pada percobaan ini digunakan beberapa peralatan serta komponen antara lain : osiloskop, logic probe, catu daya, kabel-kabel penghubung, serta gerbang-gerbang logika TTL (SN 7400, SN 7404, SN 7408, dan SN 7432).

3.2 Skema Kerja 3.2a FF-RS (dirangkai dari NAND gate)


S Q

Gambar 3.1 Rangkaian FF-RS 3.2b Flip-Flop D


Q Clock Q D

Gambar 3.2 Rangkaian Flip-Flop D

BAB IV ANALISA DATA DAN PEMBAHASAN

4.1 Analisa Data


Tabel 1. Tabel kebenaran flip flop RS

Masukan R 0 0 1 1 S 0 1 0 1

Keluaran Q 1 1 0 x Q 1 0 1 x

Tabel 2. Tabel kebenaran flip flop D

D 0 0 1 1

Qn-1 0 1 0 1

Qn 0 0 1 1

Qn 1 1 0 0

Keadaan Reset Reset Set Set

4.2 Pembahasan Praktikum kali ini adalah membuat sebuah rangkaian flip-flop RS dengan menggunakan gerbang logika NAND. Tujuan dari praktikum kali ini adalah agar mampu mendesain atau merancang suatu rangkaian flip-flop RS gerbang NAND, mampu menganalisis rangkaian flip-flop RS gerbang NAND. Pada dasarnya flip-flop RS mempunyai dua masukan yaitu R (Reset) dan S (Set). Masukan RS akan menentukan keadaan keluaran Q. pada percobaan ini dibuat sebuah rangkaian flip-flop RS dari gerbang logika NAND. Berdasarkan table kebenarannya, cara kerja dari alat ini adalah dengan menggunakan prinsip complement. Artinya, apabila salah satu keluarganya, berlogika 0, maka keluaran yang lainnya akan berlogika 1. Pada praktikum ini yang harus dilakukan adalah memasang sebuah IC NAND pada pcb cetak dan sambungkanlah kaki resisitor yang pertama pada masing-masing input sedangkan kaki resistor yang kedua sambungkanlah ke ground. Dengan menggunakan kabel tunggal

sambungkanlah rangkaian agar menjadi seperti pada gambar. Pasangkan LED pada output sebagai indicator rangkaian. Setelah rangkaian selesai pasangkanlah Vcc dan ground ke catu daya dan catat output yang dihasilkan dengan mernggunakan kombinasi yang berbeda-beda pada setiap input. Hasil praktikum kali ini dapat dilihat pada hasil percobaan. Pada kombinasi input 0 ; 0 dihasilkan output 1 ;1 hal ini merupakan kondisi terlarang karena seharusnya pada flip-flop menghasilkan 2 buah output yang berbeda. Dan pada kombinasi input 0 ; 1 dan 1 ; 0 dihasilkan output normal yang memilik8i output yangh berbeda. Sedangkan pada kombinasi yang terakhir yaitu 1 ; 1 memiliki output dont care,hal ini disebabkan oleh kedua output memiliki output yang tak tentu tergantung dari output pada kombinasi input sebelumnya atau outputnya akan memiliki nilai yang sama dengan kombinasi input sebelumnya. Praktikum flip-flop RS ini berjalan dengan baik dan bisa dikatakan tidak memiliki kesulitan. Hasil praktikum pun bisa dikatakan benar karena memiliki kesamaan dengan tabel kebenaran flip-flop RS. D flip flop merupakan RS flip flop yang ditambah dengan suatu inverter pada reset inputnya. Sifat dari D flip flop adalah bila input D (data) dan pulsa clock berlogika 1, maka output Q akan berlogika 1 dan bilamana input D berlogika 0, maka D flip flop akan berada pada keadaan reset atau output berlogika 0. Pada RS flip flop ada nilai nilai yang masukannya terlarang. Untuk menghindari adanya nilai terlarang tersebut, disusun suatu jenis flip flop yang dinamakan D flip flop. Rangkaian ini dapat diperoleh dengan menambahkan satu gerbang NOT pada masukan CRS flip flop yang dapat dilihat pada gambar 3.2. Dari hasil percobaan terlihat bahwa untuk sinyal clock yang rendah, keluaran Q akan tetap terkunci atau tergerendel pada nilai terakhirnya. Dalam hal ini dapat dikatakan bahwa pada saat kondisi clock rendah, sinyal masukan D tidak mempengaruhi keluaran Q. sedangkan untuk sinyal clock yang tinggi, maka akan diperoleh keluaran sesuai dengan data D yang masuk saat itu. Clock yang dimaksud di sini adalah sinyal pulsa yang beberapa kondisinya dapat digunakan untuk memicu flip-flop untuk bekerja. Ada beberapa kondisi clock yang biasa digunakan untuk menyerempakkan kerja flip-flop yaitu tepi naik : yaitu saat perubahan sinyal clock dari logika rendah (0) ke logika tinggi, tepi turun : yaitu saat perubahan sinyal clock dari logika tinggi (1) ke logika rendah (0), logika tinggi : yaitu saat sinyal clock berada dalam logika 1, logika rendah : yaitu saat sinyal clock berada dalam logika 0.

BAB V KESIMPULAN

Kesimpulan yang diperoleh dari hasil percobaan flip flop gerbang logika adalah : Pada flip flop RS terdapat dua masukan yaitu R (Reset) dan S (set). Keluaran dari flip flop ini adalah Q dan Q komplemen. Pada rangkaian flip flop RS terdapat 3 kondisi tergantung pada inputnya yaitu kondisi terlarang (saat input 0:0), kondisi normal (saat input 1:0 dan 0:1), dan saat kondisi dont care (saat input 1:1).

DAFTAR PUSTAKA

Kurniawan, Fredly.2005.sistem digital konsep dan aplikasi. Yogyakarta:Gava Media Muhsin.2004.elektronika digital teori dan soal penyelesaian.Yogyakarta:Graha ilmu Sumarno.2005.elektronika digital konsep dasar dan aplikasinya.yogyakarta:Graha Ilmu Albert, paul dan Tjia.1994.Elektronika computer digital dan pengantar computer edisi 2.Jakarta:erlangga. http://www.trensains.com http://medan-listrik.blogspot.com/2011/11/teori-dasar-rangkaian-flip-flop-ff.html http://elib.unikom.ac.id/download.php?id=42753