Bahan Perkuliahan Teknik Digital Estimasi 2 Kali Pertemuan Rangkaian Logika

GERBANG LOGIKA DASAR

Gerbang logika dasar sebagai gerbang logika pembentuk sistem

kombinasional, terdiri dari : AND, OR, dan NOT (1) Gerbang AND Lambang :
A B C

T f = 1/T Gambar 8 Diagram waktu dari input B Hubungannya dengan Tabel 1, maka : 1. C = B jika A = 1, kondisi ini, memberikan arti jika A=1, maka gerbang akan dibuka, data input disalurkan ke output, 2. C = 0 jika A = 0, yang berarti output berharga logika 0 tidak tergantung input (reset condition). Pemanfaatan dari pernyataan tersebut dapat dipergunakan sebagai GATER untuk keperluan penghitungan kuantitas, yang dihitung dalam waktu tertentu. Contoh : Koordinator Lab. Elektro menghendaki penghitungan jumlah praktikan yang masuk di ruang : D 201, yang diinterval dari jam 08.00 s/d 08.15 Aturan yang ada : - waktu 15 menit, merupakan toleransi waktu terlambatnya praktikan - di waktu 15 menit, praktikan tidak boleh meninggalkan ruangan (melalui pintu masuk). lintas jalan masuk

Gambar 7. Lambang gerbang AND maka C = f(A,B) akan mempunyai nilai kebenaran sebagai berikut : Input A 0 0 1 1 B 0 1 0 1 output C = A.B 0 0 0 1

Tabel 9. Tabel kebenaran gerbang AND Salah satu pengamatan lebih lanjut dari gerbang AND memberikan pengertian : (a) output gerbang AND akan berlogika 1 jika semua inputnya adalah 1 (b) AA = A, artinya : jika input gerbang AND disatukan, semua informasi input akan diloloskan, tetapi bersifat Hi-Z buffer (c) telitilah input B yang berlogika 0101, menyerupai clock sesuai frekuensi yang dikehendaki.
2

deteksi gerak counter 7 Gater segment driver monostable multivibrator jam digital gerbang logika Blok diagram
A 0 0 1 1

and

Gambar 10 Lambang gerbang OR Input B 0 1 0 1 output O = A+B 0 1 1 1

Tabel 10 Tabel kebenaran gerbang OR Output gerbang OR, O=f(A,B)=A+B, memberikan kesimpulan jika salah satu input berlogika 1 maka outputnya = 1. Contoh masalah : Satu saluran komunikasi mengandung informasi dalam bentuk tone (f = r Hz), dengan perincian sebagai berikut : - T = p ms, dinamakan busy signal - T = q ms, dinamakan ring signal - T = r ms, dinamakan information signal Lakukan deteksi untuk mendapatkan masing-masing kondisi dan jika salah satu kondisi sudah didapatkan aktifkan peralatan power supply (3) Gerbang NOT Pernyataan NOT, merupakan sanggahan dari pernyatan pertama atau tidak menerima pernyataan. input A 0 1 output N= f(A) = not A 1 0

Gambar 9. penghitung
#

yang direncanakan Pada lintas jalan masuk dapat digunakan detektor peka cahaya seperti LDR, yang dapat diatur ke 2 kondisi, yaitu : jika LDR menerima cahaya akan mengeluarkan tegangan = 5 volt dan jika LDR tidak menerima cahaya (terhalangi praktikan yang lewat) tegangan keluarannya = 0 volt. ## jam digital akan dapat menentukan batas-batas waktu ukur, jam 08.00 keluaran jam digital mengeluarkan logika tertentu yang seterusnya diubah melalui gerbang logika untuk mengeluarkan nilai kebenaran 1 ### pada saat keluaran gerbang logika = 1, monostable multivibrator akan ditrigger (positive edge trigger) untuk mengeluarkan pulsa bernilai logika 1

dengan lebar pulsa 15 menit #### akibatnya, gater akan membuka selama 15 menit, yang akan meloloskan informasi dari detektor gerak untuk dihitung dan diperagakan pada 7 segment (2) Gerbang OR Lambang :
A B C

Tabel 11 Tabel kebenaran gerbang NOT

Pengembangan selanjutnya sebagai perbaduan dari : gerbang AND dan gerbang NOT disebut NAND, gerbang OR dan gerbang NOT disebut NOR. Hukum DeMorgan menyatakan bahwa : 1. A.B = A + B ...................... 2. A+B = A . B ...................... Gerbang NAND Lambang :
A B C

=D+F = D + (E . C) = D + (E . C) = D + C . (A . B) F = D + C . (A + B) .......................... Persamaan ( kesimpulan : ) memberikan

# Gerbang NAND dalam orde ganjil menghasilkan operasi OR, dengan syarat lateral yang masuk ke orde ganjil harus dikomplemenkan ## Gerbang NAND dalam orde genap menghasilkan operasi AND Contoh soal : Carilah persaman berikut ini :

Gambar 11. Lambang gerbang NAND Input A 0 0 1 1 B 0 1 0 1 Output O = A.B 1 1 1 0

A B

G F H
Gambar 13 Soal 1, gerbang NAND Jawab : F = G.H =G + H = ((AB)) + ((A.B)) = AB + BA F = AB + AB .... ( =A B

Tabel 12 Tabel kebenaran gerbang NAND Rangkaian dengan gerbang NAND :

A B

Pernyataan dari kondisi garis (lines condition) : A,H A,L

gerbang NOT

Gambar 12. Rangkaian dengan C D gerbang NAND G = f(A, B, C, D) =D.F

A,H

Gambar 7 Kondisi garis Hubungannya dengan DeMorgan (pers. ),

persaman

A,H / A,L B),H B,H / B,L

gerbang NAND

(A + (A . B),L

Gerbang NOR merupakan perpaduan antara gerbang NOT dan gerbang OR Lambang :
A B C

Gambar 8 Kondisi garis untuk gerbang NAND Contoh soal : Rancanglah persamaan berikut ini dengan menggunakan gerbang NAND a. F = AB + AB + AB Jawab : Tanpa menyederhanakan dahulu

Gambar 11. Lambang gerbang NOR Input A B output C = A+B

A , H

0 0 1 0 1 0 1 0 0 B , H A B , L 1 1 0 A , H A B , L F = ( A B + A B + A B ) , H B , H Tabel 2 Tabel kebenaran gerbang NOR A , H

A , H

B , H

A B , L B , H

Rangkaian dengan gerbang NOR :

Gambar 9 Implementasi persamaan F =f(A,) dengan gerbang NAND Dengan menyederhanakan dahulu : F = AB + AB + AB = AB + AB + AB + AB = A.(B+B) + B.(A+A) =A + B ....................... Rangkaiannya :
A , H B , H B , L A , L F = A + B , H

A B

Gambar 14. Rangkaian dengan gerbang NOR F = f(A, B, C, D) =D+F =D. F = D . (E + C) = D . (E + C) = D . C + (A + B) F = D . C + (A . B) .......................... Persamaan ( kesimpulan : ) memberikan

Gambar 10. Rangkaian persamaan ( Gerbang NOR

Gerbang NOR dalam orde ganjil menghasilkan operasi AND, dengan syarat lateral yang masuk ke orde ganjil harus dikomplemenkan ## Gerbang NOR dalam orde genap menghasilkan operasi OR Contoh soal : Carilah persaman berikut ini :

B,H / B,L B),L

(A +

B A B A A B

A B

Gambar 17 Kondisi garis untuk gerbang NOR Contoh soal : Rancanglah persamaan berikut ini dengan menggunakan gerbang NOR a. F = AB + AB + AB Jawab : Tanpa menyederhanakan dahulu F = F1 + AB ; F1 adalah output dari gambar 15
F 1 F = F 1 + A B

A B

F = A B + A B

A B A B

Gambar 15 Soal 1, gerbang NOR Jawab : ) F = G.H =G + H = ((AB)) + ((A.B)) = AB + BA F = AB + AB .... ( =A B Pernyataan dari kondisi garis (lines condition) : A,H
gerbang NOT

Gambar 18 Implementasi persamaan ( dengan gerbang NOR Dengan menyederhanakan dahulu : F = AB + AB + AB = AB + AB + AB + AB = A.(B+B) + B.(A+A) =A + B ....................... Rangkaiannya :
A B F = A + B

A,L A,H

Gambar 16 Kondisi garis Hubungannya dengan DeMorgan (pers. ), A,H / A,L B),H
gerbang NOR

Gambar 19. Rangkaian persamaan ( persaman (A . Selain gerbang-gerbang di atas, masih terdapat gerbang lain, yang sama sekali berbeda, yaitu gerbang EXOR (exclusive or) dan EXNOR (exclusive nor) Gerbang EXOR :

OR

Lambang :
A B C

Seperti halnya bilangan basis desimal, bilangan binerpun dapat dijumlahkan (add) atau dikurangkan (sub) dengan bilangan biner lainnya.

Gambar 20. Lambang gerbang EXOR Input A 0 0 1 1 B 0 1 0 1 output O= AB=AB+AB 0 1 1 0

Operasi Penjumlahan Input A 0 0 1 1 B 0 1 0 1 hasil sum, S carry,C 0 1 1 0 0 0 0 1

Tabel 13 Tabel kebenaran gerbang EXOR Gerbang EXNOR : Lambang :

A B C

Tabel 20 Tabel kebenaran operasi penjumlahan biner 2 bit S = AB + AB = A B C = AB

A B S C

Gambar 21. EXNOR Input A 0 0 1 1 B 0 1 0 1

Lambang gerbang

output O = AB + AB 1 0 0 1

Gambar 22 Salah satu kemungkinan imple mentasi perangkat keras operasi penjumlahan biner 2 bit Selanjutnya model rangkaian seperti ini disebut Half Adder. Untuk keperluan jumlah bit yang lebih besar, apakah model tersebut masih dapat dipergunakan ? A input B Cin output S Cout Kondisi

Tabel 19 Tabel kebenaran gerbang EXNOR OPERASI-OPERASI DENGAN MENGGUNAKAN RANGKAIAN KOMBINASI-ONAL Operasi Aritmetika

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 1 0 1 0 0 1

0 0 0 1 0 1 1 1

I II

Jika dimisalkan input A = A3.A2.A1.A0, dan B = B3.B2.B1.B0, maka jumlah antara A dan B adalah : A4.A3.A2.A1 B4.B3.B2.B1

III

+ S4.S3.S2.S1 Apakah untuk menghasilkan D3D2D1D0 masih dapat dilayani oleh Full Adder ? Kalau ya, sejauh mana pengaruh antrian terhadap kecepatan operasi ? Bagaimanakah penanggulangannya ? Selidiklah perangkat keras berikut ini : B4 A4 C0 Full Adder 4 C4 S1 S4 B3 A3 Full Adder 3 C3 B2 A2 Full Adder 2 S3 C2 B1 A1 Full Adder 1 S2 C1

Tabel 16 Operasi penjumlahan biner 3 bit S = ABCin + ABCin + ABCin + ABCin = Cin.(AB + AB) + Cin.(AB + AB) = Cin. (A B) + Cin.(A B) = Cin P ...................................... dengan P = A B Cout = ABCin + ABCin + ABCin + ABCin = Cin.(A B) + AB(Cin+Cin) = Cin.(A B) + AB = Cin.P + A.B ................... Implementasi perangkat keras dengan menggunakan Half Adder :

Gambar 24 Penjumlahan 4 bit dengan menggunakan full adder Pada saat awal operasi C0 harus berlogika 0, dengan jalan disambungkan ke ground, C2 akan menghasilkan output jika C1 sudah selesai operasi, begitupun untuk C3 menunggu C2, C4 menunggu C3. Akibatnya terjadilah delay (perlambatan waktu) yang disebabkan adanya antrian perambatan carry di masing-masing full-adder, sedangkan sum, S4 sudah keluar duluan dibanding C4. Berdasarkan tabel 16, selanjutnya diselidiki berdasarkan Cout = f(input), # pada kondisi I, carry tidak timbul, Cout = 0 ....................... ## pada kondisi II, carry disalurkan, Cout = f (Cin)

S1 = P A B Cin Cout Gambar 23 Realisasi Tabel 16 dengan menggunakan Half Adder Model seperti gambar 23 disebut Adder Full Half Adder C1 gerbang OR Half Adder S

A 1 B 1

P 1 G 1

Cout = Cin ..................... selanjutnya dinotasikan P (propagation) ### pada kondisi III, carry dibangkitkan, selanjutnya dinotasikan G (generate). Hasil dari tiga kondisi, dianalisa sebagai f(A,B) : - Kondisi I : Cout = 0 - Kondisi II : Cout = Cin Cin = AB + AB =A B P = A B ........... atau Pj = Aj Bj ; j = bilangan asli - Kondisi III : Cout = A . B G = A . B .......... atau Gj = Aj . Bj ; j = bilangan asli Dihubungkan dengan persamaan ( ) dan persamaan ( ), maka : (1) S = Cin P atau Sj = Cj-1 Pj ..................... (2) Cout = Cin.P + A.B = Cin.P + G atau Cj = Cj-1.Pj + Gj .................. Misal untuk bilangan biner 4 bit : Persamaan untuk Gj dan Pj G1 = A1.B1 P1 = A1 B1 G2 = A2.B2 P2 = A2 B2 G3 = A3.B3 P3 = A3 B3 G4 = A4.B4 P4 = A4 B4 Kesimpulan : delay dari Gj = Aj.Bj dan Pj = Aj Bj, hanya berharga sama dengan delay 1 gerbang (gerbang AND atau gerbang OR) Tabel 17 Persamaan Gj dan Pj (biner 4 bit)

A 2 B 2

P 2 G 2

A 3 B 3

P 3 G 3

A P rangkaian Gambar 4 25 Implementasi 4

Pj

B 4

dan Gj (sesuai tabel 17) G 4

sedangkan untuk Cj adalah : C1 = G1 + P1C0 = A1.B1 + (A1 B1).C0 C2 = G2 + P2.C1 = G2 + P2.(G1 + P1.C0) = G2 + P2.G1 + P2.P1.C0 C3 = G3 + P3.C2 = G3 + P3.(G2 + P2.G1 + P2.P1.C0) = G3 + P3.G2 + P3.P2.G1 + P3.P2.P1.C0 C4 = G4 + P4.C3 = G4 + P4.( G3 + P3.G2 + P3.P2.G1 + P3.P2.P1.C0 = G4 + P4.G3 + P4.P3.G2 + P4.P3.P2.G1 + P4.P3.P2.P1.C0 sehingga implementasi rangkaian untuk C4 adalah :

C 0 P 1 G 1 P 2 G 2 P 3 G 3 P 4 C 4 C 2 C 1

C 3

G 4

kecepatan operasi penjumlahan sudah dapat dinaikan. Pengurangan Gambar 26 Implementasi rangkaian C4 Persamaan logika untuk sum, Sj : S1 = P1 C0 S2 = P2 C1 = P2 (G1 + P1.C0) S3 = P3 C2 = P3 (G2 + P2.G1 + P2.P1.C0) S4 = P4 C3 = P4 (G3 + P3.G2 + P3.P2.G1 + P3.P2.P1.C0) dengan implementasi rangkaian sebagai berikut : Misal suatu bilangan terdiri A dan B, Input A B Output Df Bo 0 1 0 0

0 0 0 0 1 1 1 0 1 1 1 0 Keterangan : Df = differrence Bo = borrow Tabel 18 Subtractor Df = f(A, B) =A B

Tabel kebenaran Half

P 1 C 0 P 2 C 1 P 3 C 2 P 4 C 3

S 1 S 2 S 3 S 4

Bo = AB

A B

D f

B o

Gambar 27 Implementasi rangkaian Sj Analisa delay dari C4 didapat hasil bahwa besarnya sama dengan delay 2 gerbang (gerbang AND dan gerbang OR). Hubungannya dengan kesimpulan di tabel _, memberikan kesimpulan : Untuk berapapun data input (berdasarkan jumlah bit), delay dari carry hanya sama dengan delay dari 3 gerbang, sehingga
10

Gambar 28 Implementasi rangkaian Half Subtractor Selektor Data Setiap manusia di benaknya masingmasing tentunya mempunyai keinginan, untuk maju dan berkembang dari waktu

ke waktu, demi masa depan yang lebih baik. Keinginan untuk berubah dari satu keadaan ke keadaan yang lain sudah dapat dikatakan memiliki informasi. Informasi perlu dibawakan dari sumbernya (pengirim) ke tujuan (penerima) melalui media transmisi. Medium yang sekarang banyak digunakan seperti : udara, kabel metal, kabel optik, yang masing-masing mempunyai kelebihan dan kekurangan sesuai karakternya. Salah satu karakteristik yang berhubungan dengan hakekat komunikasi (melibatkan seluruh lapisan manusia tanpa mengenal perbedaan masing-masing (warna kulit, agama, pangkat dan kedudukan) adalah bandwidth (lebar pita). Labar pita inilah yang akan membatasi jumlah kanal yang masih dapat disalurkan melalui media transmisi. Sebenarnya, dengan melakukan komunikasi secara paralel jumlah kanal masih dapat dinaikan, namun berapakah biaya yang harus disediakan untuk penyediaan sarananya, yang disebabkan setiap manusia menduduki daerah tertentu (letak geo- grafis) ! Akibatnya, diambillah kebijaksanaan melakukan komunikasi secara serial, terutama untuk komunikasi jarak jauh (telekomunikasi). Sehingga dalam proses komunikasi dikenal istilah pelapisan (multiflexing). Tanpa melihat jenis-jenis dari pelapisan, diumpamakan informasi yang akan disalurkan terdiri dari 2 saluran, dinotasikan A dan B yang bekerja sesuai tabel berikut, Selektor data 2 masukan INPUT OUTPUT A B S E O = f(input)

0 0 0 0 0 0 1 0 0 0 1 0 2 0 0 1 0 0 3 0 0 1 1 0 4 0 1 0 0 0 5 0 1 0 1 0 6 0 1 1 0 1 7 0 1 1 1 0 8 1 0 0 0 1 9 1 0 0 1 0 10 1 0 1 0 0 11 1 0 1 1 0 12 1 1 0 0 1 13 1 1 0 1 0 14 1 1 1 0 1 15 1 1 1 1 0 Keterangan : 1. jika E = 0 pintu saluran dibuka E = 1 pintu saluran ditutup 2. E = 0, S = 0, A disalurkan ke O S = 1, B disalurkan ke O Tabel 18 Tabel kebenaran selektor dari 2 ke 1 O = (6, 8, 12, 14) = ABSE + ABSE + ABSE + ABSE

Penyederhanaan dengan bantuan Kmap :

SE AB

00 00 01 11 10 1 1

01

11

10 1 1 ASE

Des.

BSE

11

Tabel 19 Penyederhanaan dengan Kmap untuk selektor data dari 2 ke 1 O = f(input) = f(A, B, S, E) = ASE + BSE A S

4 1 0 0 1 0 5 1 0 1 0 0 6 1 1 0 0 1 7 1 1 1 0 0 Keterangan : 1. jika E = 0 pintu saluran dibuka E = 1 pintu saluran ditutup 2. E = 0, S = 0, I disalurkan ke O1 S = 1, I disalurkan ke O2 Tabel 20 Tabel kebenaran selektor data dari 1 ke 2 Selanjutnya, selektor data dari 1 ke banyak, sebagai kebalikan dari selektor data di atas, dapat diterangkan sebagai Tabel _ O1 = ISE O2 = ISE
I S O 2 E O 1

B O E
Gambar 29 Implementasi selektor data 2 masukan Dengan berkembangnya teknologi semikonduktor, selektor data 4 masukan, 8 masukan, 16 masukan, sudah dikemas dalam bentuk serpih tunggal, sehingga untuk keperluan dengan jumlah kanal informasi yang lebih besar, beberapa selektor data dari banyak ke satu, dapat dirangkai secara kaskade.

Gambar 30 Implementasi rangkaian selektor data 1 ke 2 Sama halnya dengan selektor data dari banyak ke 1 saluran, untuk implementasi yang lebih besar selektor data dari 1 ke banyak saluran, dapat dilakukan secara kaskade. INPUT Des. 0 1 2 3 I 0 0 0 0 S 0 0 1 1 E 0 1 0 1 OUTPUT O = f(input) O1 O2 0 0 0 0 0 0 0 0

Magnitude Comparator Magnitude comparator merupakan suatu operasi yang dapat membandingkan antara informasi biner masukan dengan kondisi acuaannya (referensi).

12

Contoh biner 2 bit : 2 bit magnitude comparator input, referensi, Output, I R O I2 I1 R2 R1 O3 O2 O1 I>R I=R I<R 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0

CD AB

00 01 11 10

00 1

01 1

11 1

10

O2 = ABCD + ABCD + ABCD + ABCD = AC.(BD + BD) + AC.(BD+BD)

CD AB

00

00 01 11 10

01 1

11 1 1 1

10 1 1

O1 = ABD + AC + BCD
A B C D

Tabel 21 Tabel kebenaran 2 bit magnitude comparator

CD AB

00 1 1 1

01 1 1

11

10
O 3

00 01 11 10

1
O 1

O 2

O3 = (4, 8, 9, 12, 13, 14) O3 = BCD + AC + ABD

13

Gambar 31 2 bit Tri state

Implementasi rangkaian magnitude comparator Aplikasi di lapangan, terutama untuk sistem peraga, sebagai interaksi dengan manusia, banyak dipakai 7 segment, yang menuntut adanya BCD to 7 segment decoder. a f g e d Characte r 0 1 2 3 4 5 6 7 8 9 Segment a, b, c, d, e, f b, c a, b, g, e, d a, b, g, c, d b, f, g, c a, f, g, c, d f, g, e, c, d a, b, c a, b, c, d, e, f, g a, b, c, f, g c b

Tri state mempunyai tiga keadaan output sebagai fungsi dari input. Lambang :
I E O

Gambar 32 Lambang tri state Enable, E Input, I Output, O

0 0 0 0 1 1 1 0 Hi-Z 1 1 Hi-Z Enable berfungsi untuk me Mungkinkan operasi penyalur-an informasi (dalam hal ini aktif low) Tabel 22 Tabel kebenaran Tri state Tri state banyak dipakai untuk menyangga (buffer) data Decoder Sistem bilangan biner mempunyai beberapa turunan yang sering dipakai dalam sistem digital seperti : oktal (basis 8) dan hexadecimal (basis 16), sehinga timbulah istilah : binary to hexadecimal decoder. Selain itu, dalam sistem bilangan dikenal juga BCD (binary code decimal), Excess 3, Gray, dan timbulah istilah BCD to decimal decoder, BCD to binary converter, binary to BCD converter.

Tabel 23 Identifikasi segment

Input D C B A a 0 1 2 3 4 5 6 7 8 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 1

b 1 1 1 1 1 0 0 1 1

Output c d e 1 1 0 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 0 1 0 0 0 1 0 1

f 1 0 0 0 1 1 1 0 1

g 0 0 1 1 1 1 1 0 1

14

1 0 0 1 1 biner
CD

1 0 0

e = BCD + ACD

Tabel 24. Nilai benar decoder Ke 7 segment 00 1 1 01 1 1 11 1 1 10 1

CD AB AB

00 01 11 10

a = BCD + ABC + ABD + ABC

CD AB

00 01 11 10

00 1 1 1

01 1 1

11 1 1

10 1

00 01 11 10

00 1 1 1

01 1 1

11

10 1

f = ACD + ABC + ABD + ABC

CD AB

b = AB + ACD + ACD + ABC

CD AB

00 1 1

01 1 1

00 01 11 10

00 1 1 1

01 1 1 1

11 1 1

10 1

00 01 11 10

11 1

10 1 1

g = ABC + ABC + ABC + ACD KODE BILANGAN 11 1 10 1 1 Telah disebutkan di atas, dalam decoder terdapat istilah BCD, excess-3, Gray, yang semua ini merupakan jenis-jenis kode bilangan. Untuk pemahaman lebih lanjut, amatilah tabel berikut ini : De s 0 1 2 3 8421 BCD 0000 0001 0010 0011 Kode Bilangan Exces Gray s 3 0011 0100 0101 0110 0000 0001 0011 0010 Modifie d Gray 0010 0110 0111 0101

c = AB + BC + AD
CD AB

00 01 11 10
CD AB

00 1 1

01 1

d = BCD + ABCD + ABC + ACD 00 1 1 01 11 10 1 1

00 01 11 10

15

4 5 6 7 8 9

0100 0101 0110 0111 1000 1001

0111 1000 1001 1010 1011 1100

0110 0111 0101 0100 1100 1101

0100 1100 1101 1111 1110 1010

00 01 11 10

1 1 d 1

1 1 d d

d d

E2 = B2.B1 + B2.B1 = B2 B1

Tabel 25 Kode Bilangan Jika diinginkan konversi dari BCD to Excess-3, maka : Kode BCD Input, B B4 B3 B2 B1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 Kode Gray Output, E E4 E3 E2 E1 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0
B2B1 B4B3

00 1 d

00 01 11 10

01 1 d 1

11 1 d d

10 1 d d

E3 = B3.B1 + B3.B2 + B3.B2.B1 = B2.(B3 B1) + B1.(B3 B2)

B2B1 B4B3

00 d 1

01 1 d 1

11 1 d d

10 1 d d

Tabel 26 Kebenaran kode BCD to Excess-3 Dengan bantuan K-map, persamaan masing-masing outputnya adalah :

00 01 11 10

E4 = B4.B2 + B3.B1 + B3.B2 = B4.B2 + B3.(B1+B2) Setiap kode bilangan mempunyai karakter masing-masing, yang nantinya berhubungan dengan siapa dia dikoneksikan, contoh : jika berhubungan dengan manusia yang sehari-hari 1 B 1 menggunakan kode E desimal, kode BCD sering dipakai; jika berhubungan dengan peralatan mekanik2 yang tidak E B 2 menginginkan perubahan 2 state dalam 1 waktu, maka dipakailah kode Gray.
B 3 E 3

B2B1 B4B3

00 01 11 10

00 1 1 d 1

01 d

11 d d

10 1 1 d d

E1 = B1
B2B1 B4B3

00

01

11

10
B 4

E 4

16

Tabel 26 Kebenaran Kesamaan

B2B1 B4B3

00 1

00 01 11 10

01 1 1

11 1

10 1 1

Gj = f(B4, B3, B2, B1) Gambar 34 Implementasi rangkaian BCD to Excess-3 converter Pengecek Kesamaan (parity checker) Operasi hitungan lain yang sering digunakan dalam sistem digital adalah menentukan apakah jumlah dari bit-bit biner dalam suatu kiriman data berharga ganjil (kesamaan ganjil, odd parity) atau berharga genap (kesamaan genap, even parity). Des. 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 B4 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Input B3 B2 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 B1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Output Gn 1 0 0 1 0 1 1 0 0 1 1 0 1 1 = B4B3B2B1 + B4B3B2B1 + B4B3B2B1 + B4B3B2B1 + B4B3B2B1 + B4B3B2B1 + B4B3B2B1 + B4B3B2B1 = B4B3(B2B1) + B4B3(B2B1) + B2B1(B4B3) + B2B1(B4B1) = (B2 B1)(B4B3+B4B3) + (B4 B3)(B2B1+B2B1) = R.S + S.R =RS dengan R = B2B1 S = B4B3 namun, umumnya keluaran bit parity untuk kesamaan ganjil adalah 0, maka output Gj harus dikomplemenkan. Untuk dapat dikomunikasikan dengan parity checker yang lain, penambahan 1 bit kendali, K, dapat dimungkinkan, melalui penambahan 1 gerbang EXOR lagi.
B 1 B 2 B 3 B 4 K G j

17

Gambar 35 Implementasi rangkaian parity checker Implementasi tersebut memberikan salah satu arti bahwa jika K diketanahkan (ground), maka G=0 menandakan kesamaan ganjil dan G=1 untuk kesamaan genap. pengirim 4 bit binary information 4 bit parity checker saluran transmisi penerima

8. 74xx47 9. 74xx139 10. 74xx145 11. 74xx184 12. 74xx185 A 13. 74xx85

BCD to 7 segment dec./driver dual 1 of 4 decoder/mux. BCD to decimal dec./driver BCD to binary converter binary to BCD converter 4 bit magnitude comparator 8 bit magnitude comparator 2 bit binary full adder 4 bit binary full adder 4 bit ALU carry lock ahead unit octal 3 state driver asynchronous FIFO memory

14. 74xx684 ... 689 15. 74xx82 4 bit binary 16. 74xx83A information 17. 74xx181 18. 74xx182 19. 74xx240 4 bit 20. 74xx222 parity checker

K1 G1 K2 G2 (di-ground) Gambar 36 Instalasi parity checker pada sistem transmisi (4 bit binary information) Jika terjadi kesalahan dalam pengiriman informasi biner (yang disebabkan oleh kesalahan dirinya sendiri dan atau kesalahan luar), maka output G2 akan berlogika 1 DAFTAR BEBERAPA KOMPONEN No. Devais 1. 2. 3. 4. 5. 6. 7. 74xx00 74xx02 74xx04 74xx08 74xx32 74xx86 74xx43A Fungsi quad 2 input NAND gate quad 2 input NOR gate hex inverter quad 2 input AND gate quad 2 input OR gate quad exclusive OR gate Excess 3 to decimal decoder

Tabel 27 Daftar beberapa komponen kombinasional dalam kemasan IC BILANGAN BINER BERTANDA Informasi dalam bentuk sinyal alamiah, kenyataannya tidak hanya berharga positif, tetapi dapat saja berharga negatif. Oleh karenanya, sistem bilangan biner harus dapat merepresentasikan 2 harga tersebut.

Contoh : + 10 - 19 tanda (sign) Konvensi yang ada menyatakan : Untuk bilangan biner positif tanda = 0

18

Untuk bilangan biner negatif tanda = 1 Contoh : Desimal Sign Magnitud e + + 10 10 19 19 Biner Sign Magnitu de 0 1 0 1 1010 1010 10011 10011

Tabel 28 Bilangan biner bertanda Untuk menjumlahan bilangan biner bertanda, ada 2 kemungkinan yaitu : bilangan yang bertanda sama dan bilangan yang berbeda tanda.

Desimal Sign + + + Magnitu de 19 10 29 19 10 29 Sign 0 0 0 1 1 1

Biner Magnitu de 10011 1010

Ope rasi

+ 11101 10011 1010 + 11101 Tabel 29 Penjumlahan bilangan biner bertanda sama Kesimpulan : Jumlah dan tanda dari kedua bilangan tersebut mengikuti tanda dari bilangan asalnya

19