Anda di halaman 1dari 12

9.

5 Delta-I (I) dan simultan switching noise (SSN) pada PCB


Switching device digital, khususnya yang digunakan untuk mengontrol penyaluran tenaga listrik yang jauh atau beban kapasitif yang berat yang disertai variasi arus, I, memiliki bentuk gelombang segitiga, yang mengalir dari daya listrik dan kembali lagi dalam waktu yang singkat, t. Kecepatan waktu transisi switching arus berfrekuensi tinggi dapat mempengaruhi seluruh jaringan distribusi dari PCB. Karena jaringan distribusi bersifat nonideal, switching arus, I, menyebar melalui impedansi nonzero dari jaringan distribusi yang akan menyebabkan drop tegangan, V, sepanjang impedansi induktif (LPDN) atau sepanjang karakteristik impedansi dari jaringan distribusi(Z0(PDN)). Hal ini sering

disebut gangguan delta-I (I), yang dapat dituliskan : V ZPDN . I Pada frekuensi yang tinggi, efek induktif pada impedansi jaringan distribusi (ZPDN jLPDN), maka persamaan diatas berubah menjadi : V LPDN Dimana t adalah waktu transisi (naik/turun) dari gelombang swicthing arus. Pada ganguan -I, arus dihasilkan dari tiga mekanisme utama yang dapat digambarkan pada gambar 9.126 [27] :

Disharge dari input beban kapasitif dapat dilihat pada pengendali gerbang output Pelepasan arus pada driver totem-pole Core noise

Kapasitansi ini tidak dapat dihindari dengan berbagai sinyal beban (misal input pada CMOS IC atau operasional amplifier) karena terminal device, bingkai timah, kabel, dan hasil kapasitansi dari internal device. Sebagai tambahan, kapasitansi ini juga harus dipertimbangkan juga dari bekas dan lapisan PCB. Kapasitansi ini sangat kecil, seringnya dikisaran 10 pikofarad. Sebagai waktu trasnsisi sinyal-sinyal digital akan terus menurunkan arus transien oleh beban secara berturut-turut dan kapasitansi beban akan terus meningkat, yang akan mempengaruhi tegangan melalui Vcc ke ground. Mekanisme ini dapat dilihat pada sesi 9.5.1. Pelepasan arus yang dihasilkan oleh driver totem-pole terjadi pada switchingnya. Untuk waktu yang sangat singkat sebagai dua transistor yang berubah state, baik upper transistor dan lower di totem pole yang "on" bersama-sama dan menunjukkan impedansi relatif rendah, yang juga muncul antara daya listrik dan kembali lagi ke lintasan. impedansi rendah ini memungkinkan arus mengalir langsung mengalir dari power supply dan kembali lagi ke catu daya. Tingkat kenaikan konsekuensial pelepasan arus ini hanya dibatasi oleh impedansi (resistensi dan induktansi) arus. Fenomena ini terjadi selama kedua logika "rendah" ke

"tinggi" dan "tinggi" untuk state "rendah" . Efek dari mekanisme ini dibahas lebih lanjut secara rinci dalam Bagian 9.5.2.

"Core noise" adalah fitur VLSIs seperti FPGA, yang memiliki inti semikonduktor yang beroperasi pada kecepatan sangat tinggi. sirkuit internal mendorong beban kapasitif internal dan mungkin mengalami "pelepasan" arus. * Resultan arus transien inti menambah fluktuasi arus keseluruhan pada VLSI. Frekuensi akibat arus core noise ini biasanya jauh lebih tinggi daripada dua mekanisme lainnya. Misalnya, inti dari beberapa FPGAs dapat memiliki kebutuhan listrik saat ini dengan waktu transisi dalam urutan 50 ps, setara dengan spektrum frekuensi suara memperluas sampai dengan 13 GHz. Singkatnya, ada dua kategori utama arus listrik dari sistem distribusi listrik selama perubahan tiap siklus: arus beban yang terjadi sekali selama setiap siklus clock, dan "pelepasan" arus yang mungkin terjadi dua kali selama jam setiap siklus. Arus tersebut menghasilkan gangguan I pada lintasan daya listrik dan kembali ke asalnya ("ground bounce"). Selanjutnya, gangguan Interferensi juga dapat memulai gangguan terhadap sinyal lead output dan lintasan bersama dengan besar arus yang sama. Karena baik daya (VCC) atau return (GND) rel dapat berfungsi sebagai jalur arus sinyal RF, fenomena ini dapat terjadi di kedua lintasan. Efek sekunder dari perubahan arus transien ini adalah meningkat radiasi emisi EMI dari papan sirkuit (medan magnet dominan) dan, dari kabel yang terhubung ke sana. 9.5.1 Terbentuknya gangguan I pada sinyal Input Output (I/O) Sirkuit I / O merupakan sumber gangguan I yang signifikan. Beberapa wawasan rinci ke dalam mekanisme gangguan I yang dihasilkan dapat diperoleh dengan mengamati Gambar 9.127

Gambar 9.127 model terperinci dari mekanisme pembangkitan gangguan I dengan sinyal I/O pada logika state.

Dan gambar 9.128 menggambarkan sederhana driver CMOS totem pole I / O konfigurasi output dan skematis dalam dua state switching, masing-masing.

a) Gerbang switching dari tinggi (1) ke rendah (0). Menghasilkan ground bounce

b) Gerbang switching dari rendah (0) ke tinggi (1).

Menghasilkan power bounce

Gambar 9.128 pemodelan sederhana mekanisme pembentukan power/ground bounce dengan gerbang logika

Bila output dari Gate 1, awalnya di state "tinggi" (logika "1") beralih ke state "Rendah" (logika "0"), seperti digambarkan pada Gambar 9,128 (a) yaitu, upper P-MOS transistor Q3 dimatikan akan menyatakan impedansi tinggi dan lower N-MOS Q4 dinyalakan akan menyatakan impedansi rendah di Gate 1 pada Gambar 9,127, output gerbang itu diikat ke GND ditambah sumber-drain (VSD) jatuh tegangan melalui Q4. Transistor Q4, sekarang dalam keadaan saturasi, menunjukkan resistansi rendah untuk debit arus transien, ID(t), mengalir dari kapasitansi beban ke ground. Arus transien yang mengalir keluar dari kapasitansi, C, menahan tegangan, VC, selama waktu transisi, tt, berkaitan dengan turunan waktu dari tegangan sesaat melintasi kapasitansi, VC (t):

Sebaliknya, ketika output gerbang bernilai "tinggi" (logika "1"), seperti digambarkan pada Gambar 9,128 (b) (transistor Q3 pada upper P-MOS transistor menyala menunjukan impedansi rendah dan transistor Q4 pada lower N-MOS off menunjukan impedansi tinggi di Gate 1 pada Gambar 9,127), output gerbang itu dihubungkan ke VCC less the sourcedrain (VSD) dan jatuh tegangan melalui Q3. Arus mengalir dari VCC melalui Q3 menuju output dari gerbang 1 (diwakili oleh Gate 2), mengisi kapasitansi input, C, ke tegangan output dari gerbang 1. Arus yang sebelumnya mengalir melalui Q4 dan induktansi GND dihentikan, menghasilkan negatif dID/ DTt drop tegangan melewati induktansi ini. Selain itu, drop tegangan antara kolektor Q3 dan VCC karena induktansi VCC, LVCC menghasilkan efek yang serupa. Vout dibatasi oleh drop tegangan pada induktansi. Dalam hal ini, baik power collapse/bounce dan ground bounce dihasilkan. Karena tegangan transien ground bounce, VGND(t), antara titik GND3 ("GND" referensi Gerbang 3) dan GND4 ("GND" referensi Gerbang 4), sehingga Gerbang 4 mungkin salah menafsirkan potensial transien ground dan menanggapi perbedaan sesaat antara tegangan sinyal input dan tegangan ground, menghasilkan transien yang sesuai pada output. bounce tegangan ini dapat menyebarkan pada jarak tertentu pada PCB [perhatikan bahwa Persamaan (9.66) merupakan persamaan dari gelombang merambat pada medium lossless] dan dengan kepadatan PCB terus meningkat dapat mempengaruhi device yang berdekatan. Sehingga power and ground bounce merupakan bentuk yang umum impedansi kopling atau crosstalk dan merupakan kasus khusus dari fenomena yang lebih umum dikenal sebagai simultaneous switching noise (SSN) atau simultaneous switching outputs (SSO) noise,, yang sering terjadi ketika beberapa perangkat beralih secara bersamaan. Ground bounce pada sinyal sirkuit diperburuk oleh kombinasi dari beberapa penyebab berikut ini :
1. Beban kapasitansi. Semakin besar jumlah beban paralel (atau "fan out"),

mengakibatkan beban kapasitif meninggi dari gerbang switching dan semakin besar charge transien dan discharge arusnya.

2. High-Q of Discharge Path. Gerbang logika akan menunjukan resistansi rendah pada

discharge arus, membentuk high-Q disharge path, menghasilkan waktu transisi yang singkat pada discharge arus, Tt.
3. Waktu transisi discharge arus yang singkat. Waktu transisi impuls arus yang

pendek,tt, besar tingkat transisi discharge arus, dID/dt, menghasilkan drop tegangan transien terbesar melintasi induktansi daya dan kembali ke konduktor 4. Total induktansi sirkuit. Semakin tinggi total induktansi dari sinyal dan daya/loop, maka semakin tinggi drop tegangan transiennya (power/ground bounce) Gambar 9.130 menggambarkan contoh untuk mengukur ground bounce di largescale integrated circuit (LSI). Driver gerbang I/O terletak dalam paket LSI yang berbeda yang saling berhubungan dan berbagi common referensi dan arus kembali ke GND. Device yang dicatu daya VCCcommon = 5 V. Asumsikan bahwa n = 32 gerbang beralih secara bersamaan dalam satu paket, pada waktu transisi (moderat) tt = 5 nsec. Jika gerbang awalnya di state "tinggi", kapasitansi beban akan dikenakan biaya untuk 5 V. Ketika beralih ke state "rendah" gerbang maka akan mengalami tegangan transisi VC= 5 V. Switching arus maksimum dapat diperkirakan dari perubahan tegangan pada kapasitansi beban [9]:

Dimana: VC = tegangan transisi yang melewati total kapasitansi beban (fan out), volt ISW = switching discharge arus kapasitansi fanout, ampere Tt = waktu transisi (10%-90%) dari gelombang arus, nsec

Resultan maksimum discharge arus dari beban kapasitansi C = 50 pF dituangkan dalam persamaan berikut :

Meskipun dua device diasumsikan direferensikan ke plane yang sama "mutlak", dalam prakteknya induktansi tambahan yang dmulai oleh koneksi (yaitu, pin dan kabel ikatan) antara gerbang ke referensi plane menyebabkan penurunan tegangan antara "virtual ground" G#1 dan G#2, titik referensinya di setiap gerbang. Dengan asumsi bahwa induktansi parsial

LSI adalah LL = 2 nH, potensi al referensi tidak lagi sama dan perbedaan potensial (ground bounce), VGB, Antara dua titik dapat diperkirakan sebagai

Gambar 9.130 Ilustrasi ground bounce berskala besar pada IC

Dimana VGB = tegangan gangguan ground bounce, volt ISW = sinyal switching arus (berasal dari persamaan 9.68), ampere LL = pin parsial induktansi LSI, henry n = jumlah kabel switching sinyal I/O secara bersamaan tt(min) = waktu transien gelombang arus, nsec Jelas, jika tingkat tinggi tegangan noise melebihi margin gangguan device maka kinerjanya tidak dapat diterima dari sirkuit.

9.5.2 Pembentukan gangguan I di jaringan distribusi listrik (PDN) Mekanisme utama yang berkontribusi terhadap fenomena Pembentukan gangguan I di jaringan distribusi listrik (PDN) adalah "pelepasan" arus, diciptakan oleh totem-pole type driver circuits pada saat yang switching. Pelepasan arus dari logika device modern 74HC glue dapat melebihi fluktuasi arus disebabkan oleh mengontrol sinyal output sebanyak 15 dB pada frekuensi di atas 30 MHz.

Gambar 9.131 pola waktu switching arus dari 74LSXXX gerbang NAND

Gambar 9,134 menggambarkan situasi di mana Gerbang A diaktifkan, didorong oleh sumber clock. Ketika Gerbang A beralih ke "tinggi" pada outputnya, input kapasitansi, C, beban dibebankan oleh output arus transien, IT. Arus mengalir melalui induktansi yang terhubung dengan kabel power supply, LPSW, menghasilkan tegangan gangguan. Bersamaan dengan itu, arus mengalir kembali melalui induktansi yang terhubung dengan kabel ground, LGNDW, dan mengakibatkan penurunan tegangan gangguan di konduktori. Gangguan ini juga muncul sebagai I atau "ground/power bounce" .

Gambar 9,134. Arus transient yang mengalir melalui catu daya dan kembali ke induktansi, LPSW dan PGNDW, setiap 100 nsec, terjadi ketika gerbang drive beban kapasitansi berlogika "tinggi."

Drop tegangan yang terjadi sementara pada catu daya dan konduktor akan ditolerir dan sirkuit akan nonfunctional. Dalam prakteknya, ribuan gerbang dapat beralih secara bersamaan, yang dapat merugikan kinerja dari setiap sirkuit digital dan konduktor. Impedansi dari jaringan distribusi listrik berperan penting dalam pembentukan power dan ground bounce di PCB.

9.5.3 Pengontrolan Gangguan I pada Sirkuit Sinyal 9.5.3.1. Mengurangi beban kapasitansi. Gangguan I terjadi di sirkuit sinyal akibat beban kapasitansi pengisian dan pemakaian arus melalui induktansi dari jaringan distribusi tenaga listrik. Besar fan-out dari gerbang akan menunjukkan kapasitansi yang lebih besar, sehingga meninggikan charge dan discharge arus selama masa transisi state logika. Membatasi fan-out akan mengurangi kapasitansi beban, sehingga membatasi charge dan discharge arus melalui sirkuit. 9.5.3.2. Mengurangi induktansi dalam konektor dan device. Beberapa sinyal dapat berbagi pin dalam device dan konektor. Seringkali, pin tunggal dialokasikan di PCB konektor per tiga sampai lima pin sinyal. Tegangan gangguan I yang memlalui pin akan menghasil efek kumulatif dari switching asrus dari masing-masing saluran sinyal. Meminimalkan tegangan gangguan membutuhkan pengurangan jumlah saluran sinyal bersama, mengurangi kopling impedansi bersama antara sirkuit sinyal. Akibatnya, jumlah pin pasti meningkat seiring dengan jumlah konektor. 9.5.3.3 Meningkatan waktu transisi switching arus. Drop tegangan yang melewati konduktor berbanding terbalik dengan waktu transisi discharge arus selama state changeover [lihat Persamaan (9.69)]. Meningkatkan waktu transisi dari gelombang arus transien dapat menurunkan tegangan gangguan I. Sayangnya, hal ini tidak selalu dapat diterapkan, karena anggaran waktu dapat dikompromikan, sehingga mempengaruhi hasil fungsi. TCertain PLDs memungkinkan pemrograman pada tingkat logika interface. Ketika waktu output driver transisi naik mungkin dengan cara ini merupakan solusi yang memadai. Dalam kasus lain, waktu transisi dapat ditingkatkan dengan memasukkan resistor damping, RD (Gambar 9,135), secara efektif meningkatkan waktu R-C konstan dan menekan discharge arus dari beban kapasitif. Nilai-nilai resistor berkisar dari 10 sampai 51.

a) Discharge arus impulsif

b) Discharge arus teredam oleh penambahan Resistor redaman, Rd Gambar 9.135 penambahan resistor redaman untuk meningktakan waktu RC konstan

9.5.3.4 Mengurangi Induktansi Circuit Bersih ("Ini benar-benar semua tentang Induktansi"). Tanpa diragukan lagi, untuk mengurangi gangguan I yaitu dengan meminimalkan induktansi total atau bersih dari sinyal dan sirkuit. Perhatian khusus harus diberikan untuk meminimalkan tingkat induktansi pada layout PCB. Persamaan (9.20) menunjukkan bahwa

Karena induktansi diri parsial dari saluran,, Lp33 sebanding dengan panjang saluran dan induktansi bersama parsial, Lp13, sebanding dengan pemisahan antara sinyal atau catu daya dan konduktor yang sesuai. Pada persamaan (9.71), dapat dituangkan poin-poin aturan sangat penting untuk mengurangi total induktansi loop dari arus [4]:

Aturan # 1. Menurunkan induktansi diri parsial saluran, dengan menggunakan daya yang solid dan return planes daripada tracesnya, meminimalkan ketebalan PCB dan panjang breakout, dan memaksimalkan arus melalui diameter dan lebar break-out. Aturan # 2. Meningkatkan induktansi parsial antara sinyal (dan daya) dan saluran (Lp13) dilakukan dengan meminimalkan area loop tertutup antara sinyal (atau daya) dan saluran. Pengkopling yang kuat antara dua saluran dapat mengurangi induktansi loop total. Tujuan ini dapat dicapai pada board dengan menyediakan setiap sinyal melacak konduktor berbatasan langsung, lebar, dan berkesinambungan, idealnya dalam bentuk plane yang kuat dan berkesinambungan. 9.5.3.5 Induktansi Tersebar. Catu daya dan plane masih memiliki beberapa induktansi ditentukan oleh geometri masing-masing. Meskipun jauh lebih rendah dari induktansi. Bagian 9.4.2.2 diperkenalkan sebuah konsep yang terkait dengan induktansi plane yang berimplikasi besar dalam pengendalian induktansi loop total jaringan distribusi tenaga listrik, yaitu konsep induktansi tersebar. Pertimbangkan dua poin dalam plane interkoneksi dua device, seperti satu menghubungkan device aktif untuk kapasitor decoupling masing-masing (s). Sebagai plane yang merupakan struktur planar, arus tidak hanya mengalir melalui dalam satu arah melainkan cenderung menyebar karena perjalanan dari satu titik ke titik lain dalam plane, sehingga rapat fluks magnet yang lebih rendah, B, antara pesawat dan akibatnya menghasilkan induktansi parsial rendah (Gambar 9,143). Untuk alasan ini, induktansi ini disebut induktansi tersebar dan ditetapkan dalam satuan henrys per square.

Gambar 9.143. Arus Tersebar dan induktansi tersebar yang terhubung ke ground Induktansi tersebar ini harus diminimalkan karena menghambat kemampuan decoupling kapasitor untuk menanggapi arus transien selama masa transisi state device. Hal ini ditentukan oleh jarak antara daya dan plane yang terhubung ground. Semakin dekat jarak, maka induktansi tersebar makan rendah.