Captulo 4 - Circuitos Lgicos Combinacionais

Introduo: Os circuitos construdos a partir da combinao de portas lgicas so denominados circuitos lgicos combinacionais e tm a propriedade de ter o nvel lgico de sada dependente da combinao dos nveis lgicos de suas entradas, sem capacidade de armazenar informao. 4.1 Expresses do Tipo Soma-de-produtos Os mtodos de simplificao e de projeto de circuitos lgicos que iremos estudar exigem que a expresso lgica esteja na forma de soma-de-produtos, que so compostas por termos AND (produtos) que sero as entradas de uma porta OR (soma):
ABC + AB C AB + AB C + C D + D

4.2 Simplificao de Circuitos Lgicos

Uma vez obtida a expresso booleana relativa a um determinado circuito lgico, podemos reduzi-la a uma forma mais simples, com menos termos e menos variveis em cada termo, que resulte em um circuito com menos portas lgicas e menos conexes entre elas.

4.3 Simplificao Algbrica Os teoremas da lgebra booleana podem ser usados para simplificar uma expresso, seguindo os seguintes passos: 1. A expresso original colocada na forma de soma-deprodutos por aplicaes repetidas dos teoremas de DeMorgan e pela multiplicao dos termos obtidos. 2. Uma vez na forma de soma-de-produtos, os termos de cada produtos so verificados de maneira a encontrar fatores comuns, sendo a fatorao executada visando a e eliminao de dois ou mais termos.
Prof. Eduardo Nunes Gonalves Eletrnica Digital I 29

Exemplo 4.1 - Simplifique o seguinte circuito lgico:

A C

AC
z = ABC + A B ( A C )

ABC B B +C

B C A

z = A (C + B )

Soluo:
z = ABC + A B ( A C )

z = ABC + A B ( A + C )

Teorema: (17) (x y ) = x + y Cancelamento das inverses duplas Multiplicao Teorema: (3) x x = x

z = ABC + A B( A + C)
z = ABC + A B A + A B C z = ABC + A B + A B C

Fatorao de termos comuns:

z = AC(B + B ) + A B z = AC(1) + A B
z = AC + A B Teorema: (8) x + x = 1 Teorema: (2) x 1 = x

z = A (C + B )

Prof. Eduardo Nunes Gonalves

Eletrnica Digital I

30

4.4 Projeto de Circuitos Lgicos Combinacionais Quando o nvel de sada de um circuito lgico conhecido para todas as possveis combinaes de entrada, a expresso booleana pode ser obtida a partir da tabelaverdade.
A 0 0 1 1 B 0 1 0 1 X 0 1 0 0 A B
x = AB

A = 0 B = 0 A = 0 B = 1
A = 1 B = 0 A = 1 B = 1
A 0 0 1 1 B 0 1 0 1

A B

x = AB

A B

x = AB

A B

x = AB

A B X 0 1 1 0 A B A B

x = AB

AB x = AB + AB

AB
31

Prof. Eduardo Nunes Gonalves

Eletrnica Digital I

Procedimento Completo de Projeto: 1. Escrever um termo AND para cada conjunto de condies de entrada que produz um nvel lgico ALTO na sada. 2. Se a varivel de entrada 0 para uma determinada condio, ela deve ser invertida. 3. Todas as sadas das portas AND so ligadas a uma porta OR para produzirem o resultado final. Na maioria dos casos a expresso resultante pode ser simplificada, resultando em um circuito mais simples. A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 X 0 0 1 1 0 0 0 1

AB C ABC
x = AB C + ABC + ABC

ABC

x = AB C + ABC + ABC

x = AB( C + C) + ABC x = AB(1) + ABC

x = AB + ABC

(8) x + x = 1 (2) x 1 = x (15) x + xy = x + y

x = B( A + AC) x = B( A + C)
A C B
Prof. Eduardo Nunes Gonalves

x = B( A + AC)

Eletrnica Digital I

32

Implementao do Projeto Final: Uma das razes para usar o formato de soma-de-produtos que as expresses podem ser facilmente implementadas usando portas NAND (famlia lgica TTL): 1. Substitua todas as portas AND, OR e NOT por uma nica porta AND. 2. Use uma porta NAND para inverter qualquer termo de uma nica varivel que deva ser alimentado porta NAND que substituiu a porta NOR.
B C B C

x = BC + AC + AB

A B C D

x = A + BCD

A B C D

4.5 Simplificao pelo Mtodo do Mapa de Karnaugh O Mapa de Karnaugh um mtodo grfico para simplificar uma equao lgica ou para converter uma tabela-verdade em seu circuito lgico correspondente. Apesar do Mapa de Karnaugh poder ser aplicado em problemas envolvendo qualquer nmero de entradas, na prtica sua utilizao se limita a 4 entradas, sem uso de computador, e at 6 entradas com uso de computador.
Prof. Eduardo Nunes Gonalves Eletrnica Digital I 33

Mapas de Karnaugh para funes de 2, 3 e 4 entradas: A 0 0 1 1 B 0 1 0 1 X 1 0 0 1

C C 1 0 0 0

{x = A B + AB}

B A
A 1 0

B 0 1

A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

X 1 1 1 0 0 0 1 0
X 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1

AB
x = A B C + A B C + AB C + AB C

1 1 1 0

AB
AB

AB

C D C D CD C D
x = A B C D + AB C D + AB C D + ABCD

AB AB
AB

0 0 0 0

1 1 1 0

0 0 1 0

0 0 0 0

AB

Prof. Eduardo Nunes Gonalves

Eletrnica Digital I

34

Formato do Mapa de Karnaugh: Os quadrados do mapa so arranjados de forma que quadrados adjacentes horizontalmente ou verticalmente diferem de apenas uma varivel. Observe que cada quadrado da primeira linha/coluna considerado adjacente ao quadrado da ltima linha/coluna (mapa circular). Uma vez que o mapa foi preenchido com 0s e 1s, a expresso da soma de produtos para a sada X pode ser obtida aplicando-se a funo OR para todos os quadrados que contiverem o valor 1. Combinaes (Looping): A expresso para sada X pode ser simplificada pela combinao dos quadrados do mapa que contiverem 1. Combinando Grupos de Dois Quadrados (Pares):
C C 0 0 0 0 C C 0 1 0 0 C C 0 0 0 0

AB AB
AB

0 1 1 0

AB AB
AB

0 1 0 0

AB AB
AB

1 0 0 1

AB

AB

AB

x = AB C + AB C = B C

x = AB C + ABC = AB

x = AB C + AB C = B C

C D C D CD C D

x = A B CD + A B C D + AB C D + ABCD = ABC + AB D

AB AB
AB

0 0 0 1

0 0 0 0

1 0 0 0

1 0 0 1

AB

Prof. Eduardo Nunes Gonalves

Eletrnica Digital I

35

A combinao de um par de 1s adjacentes em um mapa de Karnaugh elimina a varivel que aparece nos dois termos na forma normal e complementada:
x = AB C + AB C = B C( A + A ) = B C(1) = B C

Combinando Grupo de Quatro Quadrados (Quadras):

C C 1 1 1 1 x=C C D C D CD C D

AB AB
AB

0 0 0 0

AB AB
AB

0 0 1 0

0 0 1 0

0 0 1 0 x = AB

0 0 1 0

AB

AB

C D C D CD C D

C D C D CD C D

AB AB
AB

0 0 0 0

0 1 1 0

0 1 1 0 x = BD

0 0 0 0

AB AB
AB

0 0 1 1

0 0 0 0

0 0 0 0

0 0 1 1

AB

AB

x = AD

C D C D CD C D

AB AB
AB

0 0 0 1

0 0 0 0

0 0 0 0

1 0 0 1
Eletrnica Digital I 36

x = BD

AB

Prof. Eduardo Nunes Gonalves

Combinando Grupo de Oito Quadrados (Octetos):

C D C D CD C D C D C D CD C D

AB AB
AB

0 1 1 0

0 1 1 0

0 1 1 0 x=B

0 1 1 0

AB AB
AB

1 1 1 1

1 1 1 1

0 0 0 0 x=C

0 0 0 0

AB

AB

C D C D CD C D

C D C D CD C D

AB AB
AB

1 0 0 1

1 0 0 1

1 0 0 1

1 0 0 1

AB AB
AB

1 1 1 1

0 0 0 0

0 0 0 0

1 1 1 1

AB

AB

x=B

x=D

Processo Completo de Simplificao: 1. Construa o mapa de Karnaugh e coloque os 1s nos quadrados correspondentes com base na tabela-verdade. 2. Examine os 1s adjacentes e separe os 1s que no so adjacentes a nenhum outro (1s isolados). 3. Combine todos pares de 1s que s tenha um nico 1 adjacente. 4. Combine todos os octetos, mesmo que parte dos 1s j esteja includa em outras combinaes. 5. Combine qualquer quadra que contenham um ou mais 1s que no faam parte de qualquer outra combinao. 6. Combine em pares os 1s que ainda no tenham sido combinados, usando o mnimo de combinaes. 7. Forme a soma OR de todos os termos envolvidos em combinaes.
Prof. Eduardo Nunes Gonalves Eletrnica Digital I 37

Condies Sem Importncia(Dont Care): Alguns circuitos lgicos podem ser projetados de maneira que existam certas condies de entrada para as quais no haja especificao de sada, em funo de no ser permitida a ocorrncia de tais combinaes de entrada. Nas linhas correspondentes de tais condies, denominadas condies sem importncia ou sem efeito, aparece um X no lugar de 0 ou 1. O projetista fica livre para substituir o X por 0 ou 1 de modo a obter a melhor simplificao possvel para o circuito lgico: A B C 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 z 0 0 0 X X 1 1 1
C C 0 X 1 1 C C 0 0 1 1

AB AB
AB

0 0 1 X

AB AB
AB

0 0 1 1 z=A

AB

AB

4.6 Circuitos Utilizando as Funes XOR e XNOR OR - Exclusivo (XOR): A 0 0 1 1

A B

B 0 1 0 1

x=AB 0 1 1 0
x = A B = AB + A B A B A B
x = AB + AB

=1

x = A B

Prof. Eduardo Nunes Gonalves

Eletrnica Digital I

38

NOR - Exclusivo (XNOR): A 0 0 1 1

A B

B 0 1 0 1

x=AB 1 0 0 1
x = A B = AB + A B A B
A B
x = AB + A B

=1

x = A B

Ao simplificar a expresso de sada de um circuito lgico combinacional, pode-se encontrar as expresses XOR e XNOR em suas fatoraes:
z = ABCD + A B C D + A D

Pode-se fatorar AD nos dois primeiros termos:

z = AD(BC + B C ) + A D
z = AD(B C) + A D

Observe que o termo (BC + B C ) s poderia ser substituda por 1 se fosse na forma (BC + BC) . 4.7 Circuitos Gerador e Verificador de Paridade
D3 D2 D1 D0
Gerador de Paridade Par

Paridade (P) Verificador de Paridade Par

P D3 D2 D1 D0
Prof. Eduardo Nunes Gonalves

Erro (E): 1 = erro 0 = ok

Eletrnica Digital I 39

4.8 Circuitos Inibidores

As portas lgicas bsicas podem ser usadas para controlar a passagem de um sinal lgico da entrada para sada: Habilitado A B=1 A B=1 x=A x=A A B=0 A B=0 x=1 Desabilitado x=0

A B=0 A B=0

x=A

A B=0

x=1

x=A

A B=0

x=0

4.9 Caractersticas Bsicas dos CIs Digitais Circuitos integrados (CIs) digitais, ou chips, so uma coleo de resistores, diodos e transistores fabricados em uma nica pea de material semicondutor (normalmente silcio) denominado substrato, encapsulados em uma embalagem de plstico ou de cermica, a partir do qual saem alguns pinos para conexo. O tipo mais comum de embalagem o dualin-line package (DIP), que pode possuir 14, 16, 20, 24, 28, 40 e 64 pinos.

Prof. Eduardo Nunes Gonalves

Eletrnica Digital I

40

Os CIs digitais so muitas vezes classificados de acordo com a complexidade de seus circuitos, medida pelo nmero de portas lgicas existentes no seu substrato:

Complexidade SSI (Small Scale of Integration) MSI (Medium Scale of Integration) LSI (Large Scale of Integration) VLSI (Very Large Scale of Integration)

Nmero de portas Menos de 12 De 12 a 99 De 100 a 9.999 De 10.000 a 99.999

ULSI (Ultra Large Scale of Integration) 100.000 ou mais Os CIs digitais tambm podem ser classificados de acordo com o principal tipo de componente eletrnico usado em seus circuitos. Os CI bipolares so aqueles que so feitos usando o transistor de juno bipolar (NPN ou PNP) como principal elemento do circuito. Os CIs unipolares so aqueles que usam transistores de efeito de campo (MOSFET canal-P ou canal-N). Famlia TTL:
A famlia de CIs digitais bipolares mais usada a famlia TTL (transistor-transistor lgic). A famlia TTL dividida em sries que diferem em suas caractersticas eltricas, como dissipao de potncia, tempos de retardo e velocidade de comutao:

Sries TTL TTL padro TTL de alta velocidade TTL de baixa potncia TTL Schottky TTL Schottky de baixa potncia TTL Schottky avanada

Prefixo Exemplo 74 74H 74L 74S 74LS 74AS 7404 74H04 74L04 74S04 74LS04 74AS04

TTL Schottky avanada de baixa potncia 74ALS 74ALS04

Prof. Eduardo Nunes Gonalves Eletrnica Digital I 41

Famlia CMOS: A famlia CMOS (complementary metaloxide semicondutor) pertence classe de CIs unipolares. As sries 4000 e 14000, mais antigas, possuem as mesmas funes da famlia TTL mas com pinagem incompatvel. As sries mais recentes so compatveis com os CIs TTL de mesma numerao.
Sries CMOS CMOS metal-gate CMOS metal-gate com pinagem compatvel com a TTL Prefixo 74C Exemplo 74C02 74HC02 74HCT02 40 ou 140 4001 ou 14001

CMOS silicon-gate de alta velocidade com 74HC pinagem compatvel com a TTL CMOS silicon-gate de alta velocidade eletricamente compatvel com a TTL 74HCT

Alimentao e Aterramento: Todos os CIs digitais devem ser conectados a uma fonte de alimentao (Vcc = 5V na famlia TTL e VDD = 3 a 18V na famlia CMOS) e ao aterramento (GND). Faixas de Tenso para os Nveis Lgicos:
5V 5V

Nvel Lgico 1
3,5V 2V

Nvel Lgico 1 Nvel Indeterminado

1,5V 0V

Nvel Indeterminado
0,8V 0V

Nvel Lgico 0

Nvel Lgico 0 TTL

CMOS (VDD = 5V)

Prof. Eduardo Nunes Gonalves

Eletrnica Digital I

42

Entradas Desconectadas (em Flutuao): Uma entrada TTL no conectada (em flutuao) age exatamente como se um sinal de nvel lgico 1 estivesse conectada a ela. Embora seja equivalente ao nvel lgico 1, no se deve deixar entradas TTL no conectadas devido sensibilidade a rudos. Uma entrada TTL no conectada apresenta tenses entre 1,4 e 1,8V. Deixar uma entrada CMOS no conectada pode ter resultados desastrosos, uma vez que o CI aquece demasiadamente podendo queimar. A tenso na entrada no conectada de um circuito CMOS varia aleatoriamente com o rudo, gerando efeito imprevisvel na sada. Diagramas de Conexo de Circuito Lgicos:
CI
5V 5V

Tipo NOT 7404 (hex) NAND 7400 (quad)

Z1 Z2

CLOCK 1

14 Z1 7

1 Z2 2 7

14 3 CLOKOUT

LOAD SHIFT

3 Z1

4 10 8 Z2 9 SHIFTOUT

Prof. Eduardo Nunes Gonalves

Eletrnica Digital I

43