BAB III DESAIN RANGKAIAN LOGIKA Di bab lalu aljabar Boolean digunakan untuk menjelaskan rangkaian logika dan

menerapkannya ke rangkaian yang sederhana. Padbab ini, akan dijelaskan prosedur dasar yang digunakan untuk merancang rangkaian logika, apabila rangkaian yang diinginkan diberikan. Rangkaian yang diinginkan bisa dalam bentuk tabel kebenaran (truth table) keluaran dari semua kemungkinan kombinasi semua masukannya, atau sebagai suatu pernyataan yang menjelaskan operasi rangkaian. Pada bab ini hanya menekankan pada jaringan logika kombinatorial, yaitu jaringan yang hanya berisi gerbang-gerbang logika, dan tidak berisi rangkain memory. Pada jaringan kombinatorial, keluarannya hanya tergantung pada keadaan masukannya. Setiap persamaan logika yang akan diimplementasikan dalam rangkaian logika perlu diuji dahulu dalam bentuk minimumnya. Minimalisasi rangkaian logika diperlukan agar diperoleh rangkaian dengan logika yang sama, namun dengan jumlah gerbang yang paling sedikit. Pada bab ini juga akan disajikan meode pengujian bentuk minimum dari persamaan logika, maupun prosedur minimalisasi rangkaian logika dengan menggunakan peta Karnaugh (K – map). 3.1 Ekspresi Hasil Penjumlahan dari Hasil Perkalian (Sum of Product/SOP) dan Hasil Perkalian dari Hasil Penjumlahan (Product of Sum/POS) Dua bentuk umum ekspresi logika adalah : 3.1.1 Ekspresi Hasil Penjumlahan dari hasil Perkalian (Sum of Product / SOP) : 1. 2.
ABC +ABC

AB + ABC + CD + D

3. AB + CD + EF + GK + HL 3.1.2 Ekspresi Hasil Perkalian dari hasil Penjumlahan (Product of Sum / POS) : 1. 2.
( A + B + C).(A + B + C) ( A +B).( A +B +C).(C +D).( D)

3. ( A + B).(C + D).(E + F).(G + K ).(H + L) 3.2 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi SOP :

27

sebaliknya yang bernilai “1” ditulis normal (tidak inversi / NOT).2 : Rancanglah rangkaian logika dengan tiga masukan. yang keluarannya akan tinggi apabila mayoritas masukannya tinggi ! Penyelesaian : Tabel 3.1 Contoh 3.1 Tabel Kebenaran untuk Contoh 3.2 Input Output .28 Prosedur untuk memperoleh ekspresi keluaran dari tabel kebenaran dalam bentuk SOP adalah : a. sehingga keluarannya mempunyai persamaan X = A B B A X = AB Gambar 3.1 Rangkaian Logika Bentuk SOP untuk Contoh 3. yang keluarannya ditunjukkan pada tabel dibawah ! Tabel 3.1 Input B 0 0 1 1 A 0 1 0 1 Output X 0 1 0 0 Penyelesaian : dari tabel tersebut ditunjukkan bahwa keluarannya berlogika 1. Semua bagian AND lalu di OR kan menjadi satu untuk memperoleh ekspresi keluaran akhir. Variabel masukan yang bernilai “0” ditulis inversi (NOT).1 : Rancanglah rangkaian logika dengan dua masukan. Tulislah dalam bagian AND untuk setiap keluaran yang berlogika 1 pada tabel kebenaran. b.2 Tabel Kebenaran untuk Contoh 3. Contoh 3. hanya apabila masukannya A = 1 dan B = 0.

C) = ∑ m (3.2 3. 5.29 C 0 0 0 0 1 1 1 1 X= B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 ABC X 0 0 0 1 0 1 1 1 A BC ABC ABC ABC ABC + A BC + ABC + Cara penulisan I m = minterm Cara penulisan II m1 m2 m3 m4 X(A. 6. 7) Dengan cara penyederhanaan diperoleh : X= AB(C +C) + AC(B + B) + BC( A + A ) = AB + AC + BC Rangkaian logika untuk persamaan dalam bentuk SOP tersebut adalah : A B A C X = AB + AC + BC B C Gambar 3. B.2 Rangkaian Logika Bentuk SOP untuk Contoh 3.3 Penurunan Ekspresi dari Tabel Kebenaran Untuk Solusi POS : Prosedur untuk memperoleh ekspresi keluaran dari tabel kebenaran dalam bentuk POS adalah : .

Inversikan ekspresi (X) tersebut untuk mendapatkan keluaran X dan gunakan teorema-teorema De-Morgan untuk menyederhanakannya menjadi bentuk POS. B.4) Rangkaian logika untuk persamaan dalam bentuk POS tersebut adalah : A B A C B C X = (A + B) (A+C) (B + C) . Tentukanlah ekspresi SOP untuk keluaran yang diinversikan ( X ) b.3 Tabel Kebenaran untuk Contoh 3.3 : Rancanglah rangkaian logika dengan tiga masukan. Sederhanakanlah ekspresi untuk X tersebut c. maka ekspresi X diinversikan yaitu : X = A B + AC +BC = B A . 1.30 a. yang keluarannya akan rendah apabila mayoritas masukannya rendah ! Penyelesaian : Tabel 3. A C.3 C 0 0 0 0 1 1 1 1 X Input B 0 0 1 1 0 0 1 1 A 0 1 0 1 0 1 0 1 Output X X 0 0 0 1 0 1 1 1 1 1 1 0 1 0 0 0 A BC A BC ABC A BC = A BC + A BC + ABC + A BC = BA + A C +BC Untuk mendapatkan Keluaran X. 2. Contoh 3. B C = (A + B)(A + C)( B + C) Cara penulisan I M = maksterm Cara penulisan II M1 M2 22 M3 X(A. C) = ∏ M (0.

4 : Desainlah rangkaian logika yang mempunyai masukan A. tetapi bentuknya berbeda. Apabila ekspresi keluaran akhir diperoleh.5 manunjukkan tiga contoh K' map untuk dua.4 3.5 Peta Karnaugh (Karnaugh Map / K' Map) Seperti halnya tabel kebenaran. B dan C dan keluarannya adalah : X = AB + BC B C X = AB + BC dan Y = ABC + AB A Y = ABC + AB C A B Gambar 3. K' map juga memberikan keluaran untuk setiap kombinasi nilai masukannya.31 Gambar 3.4 Rangkaian Logika dengan Keluaran Banyak Kadangkala suatu persoalan dalam mendesain rangkaian logika membutuhkan lebih dari satu keluaran untuk masukan yang sama.4 Gambar Rangkaian Logika Contoh 3.3 3. tiga dan empat variabel. Untuk itu keluaran-keluaran tersebut diperlakukan secara terpisah.3 Rangkaian Logika dalam POS untuk Contoh 3. Kotak-kotak K' map ditandai dengan nomor urut yang hanya berbeda satu dari kotak . Gambar 3. dan terdapat beberapa bagian yang sama maka dapat disederhanakan dan dijadikan satu. Contoh 3.

baik horizontal maupun vertikal. Ekspresi SOP untuk keluaran X diperoleh dengan meng-OR-kan pada kotak-kotak K' map yang bernilai 1. A 0 0 1 1 B 0 X 1 A.32 sebelahnya.B A A 1 0 (a) Dua Variabel Masukan A B 0 C 0 X 1 A B C C 0 C 0 0 0 1 1 A B C AB 1 1 1 0 1 1 1 0 0 1 1 0 1 0 1 0 1 1 0 0 0 1 0 A B C AB 0 0 0 0 1 1 1 1 AB AB ABC X = A BC + A BC + ABC + ABC i – Tiga Variabel Masukan (Vertikal) BC BC BC BC .B B X = A B + AB B 0 1 1 0 1 0 0 1 A.

33 A 1 0 1 0 0 0 1 1 A X = A BC + A BC + ABC + ABC ii – Tiga Variabel Masukan (Horisontal) (b) Tiga Variabel A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 X 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1 ABCD ABCD X=ABCD+ABCD+ ABCD+ABCD ABCD ABCD AB AB AB AB 0 0 0 1 1 0 0 1 0 0 0 0 CD CD CD CD 0 1 0 0 (c) Empat Variabel Masukan .

dan (c) Empat Variabel Masukan Ekspresi keluaran X dapat disederhanakan dengan menggabungkan (looping) kotak-kotak dalam K’map yang berlogika 1 berdekatan. C C C C C C AB AB 0 1 1 0 0 0 0 0 AB AB 0 1 0 0 X = AB 0 1 0 0 AB AB 1 0 0 1 X =BC 0 0 0 0 AB AB AB AB AB AB CD CD CD CD AB X = A BC +A BD 0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 1 AB AB AB (a) Kalang (Looping) 2 Kotak C C C C C C AB 0 1 1 0 X=B 0 1 1 0 AB 1 0 0 1 X =B 1 0 0 1 AB 0 0 0 0 X =C 1 1 1 1 AB AB AB AB AB AB AB AB AB .5 adalah contoh-contoh looping 2. (b) Tiga.34 Gambar 3. Penggabungan logika 1 tersebut adalah 2.4 Contoh K' map : (a) Dua. Gambar 3. 4 dan 8 kotak yang berlogika 1. 4 atau 8 kotak.

35 C C CD AB AB 1 1 AB 0 0 0 0 1 0 0 0 CD CD CD 0 1 0 0 0 1 0 0 0 1 0 0 AB AB X =C 1 AB 1 AB AB X = AB CD CD CD CD AB AB 0 0 0 0 0 1 1 0 0 1 1 0 0 0 CD CD CD CD AB AB 0 0 AB AB 0 0 1 1 0 0 0 0 X = AD 0 0 0 0 0 0 1 1 AB AB X = AB .

36 CD CD CD CD CD CD CD CD AB AB 1 0 0 1 0 0 0 0 0 0 0 0 1 0 0 1 AB AB 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 AB AB AB AB X = BD X =CD (b) Kalang (Looping) 4 Kotak CD CD CD CD AB AB 0 1 1 0 0 1 1 0 0 1 1 0 0 1 CD CD CD CD AB AB 1 0 AB AB 1 1 1 1 1 1 1 1 X =C 0 0 0 0 0 0 0 0 AB AB X=B CD CD CD CD .

CD CD CD CD AB AB 0 0 0 0 0 1 1 0 0 1 1 1 1 0 0 0 AB AB . 4 dan 8 Kotak Gambar 3.6 berikut menunjukkan contoh-contoh penyederhanaan ekspresi Boolean dalam bentuk hasil penjumlahan dari hasil perkalian (SOP).37 AB AB 1 0 0 1 1 0 0 1 1 0 0 1 1 0 CD CD CD CD AB AB 0 1 AB AB 1 1 1 1 0 0 0 0 X =D 0 0 0 0 1 1 1 1 AB AB X =B (c) Kalang (Looping) 8 Kotak Gambar 3.5 Contoh-contoh Looping 2.

X = ABD + BCD + BCD + A BD X = BCD + ABC + A CD + ACD CD CD AB AB 0 0 0 1 1 1 0 1 0 1 0 0 0 1 1 1 AB AB Gambar 3.CD CD CD CD AB AB 0 1 1 0 0 1 1 0 1 1 0 0 0 38 1 0 0 X = A BCD + ACD + BD AB AB X = AB + BC + ACD CD CD CD CD AB AB 1 0 1 1 1 0 0 1 1 0 0 1 1 1 CD CD CD CD AB AB 0 1 AB AB 1 1 0 0 1 1 0 1 1 0 0 1 1 0 1 0 AB AB X = B +ACD +AC D X = A B + AC + BD + ABCD 1. selalu memberikan kaluaran logika1 atau 0 untuk semua kombinasi masukannya.6 Contoh-contoh Penyederhanaan Peta Karnaugh 3. X = ACD +ABC + A BC +ACD CD CD 2.6 Kondisi Diabaikan (Don’t Care Condition) Tabel kebenaran dari rangkaian logika. Tetapi ada pula rangkaian logika yang . 3.

4 di bawah menunjukkan pendeteksi bilangan prima dengan masukan kode BCD. Untuk rangkaian logika yang masukannya tidak pernah ada. yaitu 11 (1011) sampai 15 (1111).7 Permasalahan 3. yang masukannya hanya mempunyai 10 kombinasi. maka nilai keluarannya tidak dinyatakan dalam logika 1 atau 0. Tabel 3. Tabel 3. Contohnya rangkaian logika untuk kode BCD (Binary Coded Decimal).4 Tabel Kebenaran untuk Detektor Bilangan Prima Input D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 3.39 kombinasi masukannya tidak pernah terjadi. melainkan diberi tanda X atau d (don’t care).1 Sederhanakan persamaan logika berikut menggunakan aljabar Boolean dan gambarkanlah rangkaian logikanya : a.7. Sehingga 6 masukan lainnya tidak pernah ada. yaitu 0 (0000) sampai 9 (1001). yang berarti keadaan dibaikan. X =AC( ABD) +ABC D +A BC Output A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 1 1 0 1 0 1 0 0 X X X X X X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B .

4. X 4 ) = ΠM (2. 4. 7. Z) = Σ M (0. 10. 14) l. N) = Σm(1. X 2 . M.2 3. i.7. e. 14. 12. h. D) = Π m. 15) k. 9. Y = (A + B)(A + B + D)D Z = A BC + ABD + CD M = A BC + ABC + ABC + A BC + A BC N = (B + C)(B + C) + A + B + C P = (C +D) +ACD +A BC +A BCD +ACD X = ABC + BCD + A BD + A CD Z =( A +B +CD E +BC D Y = RST + RS(T + V ) W = AC( ABD) +ABC D +A BC m (0.5 Untuk permasalahan 3. 15) n.7.7. Q( K. C.5 Tabel Kebenaran Untuk Permasalahan 3. c. P( W . X 3 . L. g. B. 2. 5. 11. 5.2 Sederhanakanlah persamaan keluaran rangkaian logika berikut : A B C Y Gambar 3. R (A. 15) 3. 14. 12. j. f. X. 3. S(X 1 .40 b.7.3 Desainlah rangkaian logika dalam SOP dan POS dari tabel kebenaran berikut: Tabel 3. d.3 Input X1 0 0 0 0 X0 0 0 0 0 Y1 0 0 1 1 Y0 0 1 0 1 Output Z 1 0 0 0 . Y. 10. 1. 9.

4 Tentukanlah bentuk minimum dari Peta Karnaugh pada gambar berikut : C C AB AB 1 0 1 1 (a) 1 0 0 X AB AB CD CD CD CD AB AB 1 1 0 0 1 1 0 1 1 0 0 1 1 0 1 0 AB AB .41 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 1 0 0 0 0 1 3.7.

4 Desainlah rangkaian logika Pengali ( Multiplier) dua bilangan biner 2 bit X1 X2 dan Y1 Y2 yang menghasilkan keluaran Z3 Z2 Z1 Z0 X1 Input X0 Y1 Y0 Rangkaian Pengali Z3 Z2 Z1 Z0 Output 3.7.CD CD CD CD AB AB 1 1 0 1 0 0 0 0 (c) 1 0 0 1 1 42 1 0 1 AB AB (b) Gambar 3.7.5 Desainlah rangkaian logika Pembanding (Comparator) dua bilangan biner 2 bit X1 X2 dan Y1 Y2 yang menghasilkan keluaran Z3 Z2 Z1 Z0 ! X1 X0 Y1 Y0 M Rangkaian Pembanding N P (X > Y) (X = Y) (X < Y) Output Input .3 3.6 Untuk permasalahan 3.7.

Sign up to vote on this title
UsefulNot useful