Anda di halaman 1dari 7

BAB VII FLIP FLOP Pada dasarnya rangkaian logika dibagi menjadi dua jenis, yaitu rangkaian kombinasional

yang telah dipelajari pada bab sebelumnya dan rangkaian sequential. Rangkaian kombinasional adalah suatu rangkaian yang outputnya hanya tergantung pada kombinasi inputnya. Rangkaian sequential adalah suatu rangkaian yang outputnya tidak hanya tergantung pada kombinasi inputnya tetapi juga tergantung pada output sebelumnya. 7.1 Flip - Flop Adalah suatu rangkaian yang dapat menyimpan state biner (sepanjang masih terdapat catu daya pada rangkaian) sampai terjadi perubahan pada sinyal masukannya. 7.2 Rangkaian Dasar Flip - Flop Flip-flop dapat dibuat dari dua buah gerbang NAND atau NOR berikut ini:

Gambar 7.1 Rangkaian dasar flip-flop dengan gerbang NOR

Gambar 7.2 Rangkaian dasar flip-flop dengan gerbang NAND 7.2.1 Flip - Flop RS Dengan Clock 120

121

Dengan menambah beberapa gerbang pada bagian input rangkaian dasar, flip-flop tersebut hanya dapat merespon input selama terdapat clock pulsa. Output dari flip-flop tidak akan berubah selama clock pulsanya 0 meskipun terjadi perubahan pada inputnya. Output flip-flop hanya akan be rubah sesuai dengan perubahan inputnya jika clock pulsa bernilai 1.

Gambar 5.3 Flip-flop RS dengan clock 7.2.2 Flip Flop D Dengan Clock Flip-flop D merupakan modifikasi dari flip-flop RS memakai clock. Input D disalurkan secara langsung ke R.

Gambar 7.4 Flip -flop D dengan clock 7.2.3 Flip - Flop JK Dengan Clock

122

State-state yang tidak didefinisikan pada RS flip-flop, pada JK flip -flop ini state tersebut didefinisikan. Jika pada RS flip-flop kondisi R dan S sama dengan 1, maka kondisi seperti ini tidak didefinisikan, maka pada JK flip-flop jika kondisi J dan K sama dengan 1 maka output JK flip -flop tersebut adalah komplemen dari output sebelumnya. Dalam hal ini J setara dengan S dan K setara dengan R. untuk lebih jelasnya per hatikan diagram dibawah ini.

Gambar 7.5 Flip-flop JK dengan clock 7.2.4 Flip - Flop T Dengan Clock Adalah versi JK flip -flop dengan single input. T flip-flop mempunyai kemampuan yaitu membuat toggle seperti pada tabel dibawah ini.

Gambar 7.6 Flip -flop T dengan clock 7.3 Tabel Eksitasi Flip - Flop Dibawah ini adalah karakteristik tabel dari berbagai type flip-flop. Nilai X

123

menandakan bahwa nilainya dapat diisi kedua-duanya yaitu 0 dan 1. Tabel 7.7 Eksitasi Flip - Flop SR, JK, D dan T Q (t) 0 0 1 1 7.4 Prosedur Desain Apabila kita akan membuat suatu rangkaian sequential dengan clock, biasanya dimulai dari kumpulan spesifikasi rangkaian dalam bentuk diagram state sehingga nantinya didapatkan daftar fungsi boolean. Berbeda dengan rangkaian kombinasional yang sepenuhnya dapat dibuat dari representasi tabel kebenaran, rangkaian sequential ini harus dibuat dahulu diagram statenya agar dapat diketahui tahap-tahap state yang seharusnya diproses, sehingga kita dapat menentukan rangkaian kombinasionalnya. State diagram mempunyai bentuk: Q (t+1) 0 1 0 1 S 0 1 0 X R X 0 1 0 J 0 1 X X K X 1 0 0 D 0 1 0 1 T 0 1 1 0

Gambar 7.7 Konvensi State Diagram Contoh 7.1 : Buatlah rangkaian sequential dengan menggunakan flip-flop JK untuk state diagram berikut ini:

124

Gambar 7.8 State Diagram Contoh 7.1 Tabel 7.8 Tabel State Contoh 7.1 Present State A 0 0 1 1 B 0 1 0 1 Next State X=0 A 0 1 0 X B X 0 1 0 X=1 A 0 1 X X B X 1 0 0

Tabel 7.9 Tabel Eksitasi Contoh 7.1 Input dari Rangkaian Kombinasional Present State
A B

Next State
A B JA

Output dari Rangkaian Kombinasional Input Flip - Flop


KA JB KB

Input
X

0 0 0 0 1 1 1

0 0 1 1 0 0 1

0 1 0 1 0 1 0

0 0 1 0 1 1 1

0 1 0 1 0 1 1

0 0 1 0 X X X

X X X X 0 0 0

0 1 X X 0 1 X

X X 1 0 X X 0

1 1 1 0 0 X 1 X 1 Dari tabel eksitasi tersebut dapat dibuat K-Map untuk setiap input flip-flop yaitu:

125

Gambar 7.9 Rangkaian Sequential Contoh 7.1 7.5 Permasalahan 7.5.1 Gambarkanlah bentuk gelombang keluaran Flip flop dibawah ! Anggaplah keluaran awalnya Q = 0

Gambar 7.10 Masukan FF SR dari Gate NOR

126

Gambar 7.11 Masukan FF SR dari Gate NAND

Gambar 7.12 Masukan FF SR dari Gate NOR dengan Clock

Gambar 7.13 Masukan FF D dengan Clock

Gambar 5.14 Masukan FF JK dengan Clock