SEU 2012

ELEKTRO IK
(ELECTRO ICS)

Chapter 3
Field Effect Transistor (FET)

Dr. orlaili Mat Safri

Dr. N.M. Safri/SEU2012_FET 1
In this chapter, we will learn:

1. JFET construction and schematic symbol

2. I-V characteristics & operating region
3. JFET biasing circuit
4. DC Analysis
5. AC Analysis

Dr. N.M. Safri/SEU2012_FET 2

Background:

Transistor kesan medan (Field Effect Transistor) @ FET merupakan
transistor ekakutub (unipolar) di mana pengaliran arus hanya
disebabkan oleh pembawa arus majoriti sahaja iaitu samada lubang
(hol) atau elektron.

Keadaan ini berbeza dengan BJT yang merupakan peranti dwikutub
(bipolar) di mana pengaliran arus disebabkan kedua-dua pembawa
arus majoriti dan minoriti iaitu elektron dan lubang (hol).

FET merupakan peranti kawalan voltan di mana voltan pada satu
terminal iaitu VGS mengawal jumplah arus ID yang mengalir melalui
peranti tersebut. Manakala BJT adalah peranti kawalan arus di mana
arus IB mengawal arus IC.

FET terbahagi kepada dua jenis iaitu transistor kesan medan
simpang (Junction FET@JFET) dan transistor kesan medan
separuh pengalir oksida logam (Metal Oxide Semiconductor
FET@MOSFET).
Dr. N.M. Safri/SEU2012_FET 3
Background:

FET mempunyai beberapa kelebihan berbanding BJT seperti
berikut:-
1. Mempunyai rintangan masukan yang tinggi iaitu beberapa MΩ untuk FET
berbanding dengan beberapa kΩ untuk BJT.
2. FET sesuai digunakan untuk merekabentuk get-get logik kerana ia tidak
menghasilkan voltan ofset.
3. FET kurang dipengaruhi oleh hingar berbanding BJT di mana ia sesuai
digunakan pada peringkat masukan untuk penguat tahap-rendah terutamanya
dalam sistem audio.
4. FET lebih stabil dari segi suhu berbanding dengan BJT dimana titik-Q bagi
FET tidak mudah berubah dengan perubahan suhu berbanding BJT.
5. FET adalah lebih kecil berbanding BJT dari segi saiz pembuatan. Oleh itu
FET terutamanya jenis MOSFET menggunakan ruang yang lebih kecil dalam
litar bersepadu (Integrated Circuit@IC) berbanding BJT.
Dr. N.M. Safri/SEU2012_FET 4
JFET Construction & Schematic Symbol
Drain (D) Drain (D)

n
n
n p p p
Gate (G) Gate (G)
n

Source (S) Source (S)

Fig.1: N-channel JFET

Dr. N.M. Safri/SEU2012_FET 5

JFET Construction & Schematic Symbol
Drain (D)

D
n
n p
Gate (G) G
n

Source (S) S

Fig.2: Schematic symbol of N-channel JFET

Dr. N.M. Safri/SEU2012_FET 6

JFET I-V Characteristics
D

ID
S
D
n
+
G VDD
p p －

Vp VDS (V)

Fig.1: N-channel JFET (Drain characteristics)

Dr. N.M. Safri/SEU2012_FET 7

JFET I-V Characteristics
D

ID
S
D
VGS = 0 V
n IDSS
+
G VDD > Vp
p p －

Vp VDS (V)

Fig.1: N-channel JFET (Drain characteristics)

Dr. N.M. Safri/SEU2012_FET 8

JFET I-V Characteristics
D

ID
S
D
VGS = 0 V
n IDSS
+
G VDD
p p －

VGG － Active region VGS = -ve

+
S Ohmic region

Vp VGS =
Cutoff region - Vp = VGS (off)
VDS (V)

(Outputcharacteristics)
Fig.1: N-channel JFET (Drain characteristics)

Dr. N.M. Safri/SEU2012_FET 9

JFET I-V Characteristics

2 ID ID
 VGS 
I D = I DSS 1 −  VGS = 0 V
 VGS ( off ) 
IDSS IDSS

VGS = -ve

- Vp
VGS (V) -3 -2 -1 Vp VGS = - Vp = VGS (off)
VGS (off)
VDS (V)

Fig.2: N-channel JFET (Input characteristics)

Dr. N.M. Safri/SEU2012_FET 10

PARAMETER ARUS-ULA#GALIK (AU) JFET

Kealiran-pindah hadapan punca-sepunya (Common
source forward transconductance)

gm (juga dikenali sebagai gfs)

Unit gm ialah Siemens (S)
Dimana;  VGS 
g m = g mo 1 − 

 VGS ( off ) 

2 I DSS
g mo = iaitu nilai kealiran pindah
VGS ( off )
semasa VGS = 0V

Dr. N.M. Safri/SEU2012_FET 11

PARAMETER ARUS-ULA#GALIK (AU) JFET
ilai gm juga boleh diperolehi dari graf ciri
ID
pindah:
IDSS

∆I D
gm = Titik-Q
∆VGS V DSQ

∆ID
- Vp

-3 -2 -1
VGS (V)
∆VGS
VGS (off)

Dr. N.M. Safri/SEU2012_FET 12

PARAMETER ARUS-ULA#GALIK (AU) JFET
Secara penghampiran, rumus untuk menentukan nilai
gm ialah
2 I DSS  V 
gm = 1 − GS 
VGS ( off )  V 
 GS ( off ) 

2
 VGS 
tetapi 
I D = I DSS 1 − 

 VGS ( off ) 
 VGS  ID
atau 1 − =
 I DSS
 VGS ( off ) 

I D  VGS 
Maka gm = 1− 

I DSS  VGS ( off ) 

Dr. N.M. Safri/SEU2012_FET 13

JFET PI#CA#GA# DIRI
1. Rajah berikut menunjukkan litar pe nguat JFET pincangan diri
dengan pemuat CS bagi konfigurasi sumber sepunya (CS).
Diberi IDSS = 8 mA, VGS(off) = -4 V dan YOS = 40 µS.

i. Kirakan titik kendalian AT iaitu nilai arus IDQ dan voltan

VGSQ.
ii. Kirakan nilai-nilai parameter model hibrid-π iaitu gm dan rd.
iii. Lukiskan litar setara AU pada frekuensi pertengahan.
iv. Kirakan galangan masukan Zi dan galangan keluaran Zo.
v. Kirakan gandaan voltan Av = Vo / Vi dan gandaan arus
Ai = io / ii.
Dr. N.M. Safri/SEU2012_FET 14
JFET PI#CA#GA# DIRI

+ V D D (+12 V )

RD 2.2kΩ
C2

C1 ID io
ii

IG V G S RL
RG 10kΩ Vo
Vi RS
10M Ω CS
750Ω

Zi Zo

Dr. N.M. Safri/SEU2012_FET 15

JFET PI#CA#GA# DIRI
-Analisis AT (DC Analysis)-

+ VDD (+12 V)

RD 2.2kΩ
C2 i. Analisis AT

C1 ID io Semua pemuat (capacitor)

ii hendaklah dilitarbukakan.
IG VGS RL
Vi RG 10kΩ Vo
RS CS
10MΩ 750Ω

Zi Zo
Dr. N.M. Safri/SEU2012_FET 16
JFET PI#CA#GA# DIRI
-Analisis AT (DC Analysis)-
Analisis AT
Semua pemuat (capacitor) hendaklah dilitarbukakan.

+ VDD (+12 V) RD 2.2kΩ

RD 2.2kΩ
C2 IG =0 A ID
io + VDD
ii C1 ID
VGS (+12 V)
IG VGS RL
RG RS
10kΩ Vo 10M Ω 750Ω
Vi RG RS
10MΩ 750Ω CS

Zi Zo
Dr. N.M. Safri/SEU2012_FET 17
JFET PI#CA#GA# DIRI
-Analisis AT (DC Analysis)-
1. Gelung I
VGS + VGS + VRS = 0
I G RG + VGS + I S RS = 0

RD 2.2kΩ Oleh ker ana I G = 0 A dan I S = I D

∴VGS = − I D RS L (i )
2
IG =0 A ID  VGS 

Diketahui juga I D = I DSS 1 − 
+ V DD 
 VGS ( off ) 
VGS (+12 V ) Diberi I DSS = 8 mA dan VGS ( off ) = −4V , maka
2
RG I R  VGS 
S I D = (8m)1 − 
10M Ω 750Ω  (−4) 
Masukkan persamaan (i ) ke dalam
persamaan di atas
2
 ( − I D RS ) 
I D = (8m)1 − 
 (−4) 
Dr. N.M. Safri/SEU2012_FET 18
JFET PI#CA#GA# DIRI
-Analisis AT (DC Analysis)-
1. Gelung I

L samb.
2
∴ 281.25I D − 4 I D + 8m = 0
RD 2.2kΩ Dengan menggunakan rumus
− b ± b2 − 4ac
ID =
IG =0 A ID 2a
+ V DD
VGS (+12 V ) 4 ± (4) 2 − 4(281.25)(8m)
ID =
RG I R 2(281.25)
S
10M Ω 750Ω I D = 2.42 mA @ 11.81 mA

Olek ker ana I D ≤ I DSS , maka

I D = 2.42 mA

Dr. N.M. Safri/SEU2012_FET 19

JFET PI#CA#GA# DIRI
-Analisis AT (DC Analysis)-
1. Gelung I
L samb.
Sekiranya I D = 2.42mA
Dari rumus(i )
RD 2.2kΩ VGS = − I D (750)
VGS = −(2.42m)(750)
∴VGS = −1.82 V
IG =0 A ID
Sekiranya I D = 11.81mA
+ V DD Dari rumus(i )
VGS (+12 V ) VGS = − I D (750)
RG I R VGS = −(11.81m)(750)
S ∴VGS = −8.86 V
10M Ω 750Ω
Oleh ker ana VGS > VGS ( off ) (bagi # − ch)
∴VGS sebenar adalah VGS = −1.82 V dan
I S = I D = 2.42 mA
Dr. N.M. Safri/SEU2012_FET 20
JFET PI#CA#GA# DIRI
-Analisis AU (AC Analysis)-
ii.
- Kealiranpindah gm - Rintangan rd

2 I DSS   1
gm = 1 − VGS  rd @ rds =
VGS ( off )  V 
 GS ( off )  YOS
2(8m)  (−1.82)  1
= 1 −  =
4  (−4)  40 µS
= 2.18 (mS ) = 25 (kΩ)

Dr. N.M. Safri/SEU2012_FET 21

 JFET PI#CA#GA# DIRI
-Analisis AU (AC Analysis)-
iii. Litar setara AU adalah seperti di bawah.

ii ig=0 g io
d
Analisis AU
Semua bekalan voltan
vgs gmvgs
vi RG rds
(cth VCC) dan semua
RD RL vo
pemuat (cth C1 dan C2)
s
hendaklah dipintaskan.

Zi Zo

Dr. N.M. Safri/SEU2012_FET 22

JFET PI#CA#GA# DIRI
-Analisis AU (AC Analysis)-
iv.
- Galangan masukan Zi - Galangan keluaran Zo

ii ig=0Ag d

Z i = RG Z o = RD rds
vgs = 10 ( MΩ) = 2.2k 25 k
RG rds RC
= 2.02 (kΩ )
s

Zi Zo

Dr. N.M. Safri/SEU2012_FET 23

JFET PI#CA#GA# DIRI
-Analisis AU (AC Analysis)-
v.
- Gandaan voltan Av - Gandaan arus Ai
io
Ai =
ii
vo RD rds
Av =
vi =− gm Zi
( RD rds ) + RL
= − g m (RD rds RL ) 2.02 kΩ
= −(2.25m)(1.68k ) =− (2.25 mS )(10 MΩ)
= −3.78 2.02kΩ + 10kΩ
= −3781

vo = − g m v gs ( RD rds RL )
vi = v gs = ii Z i
ZO
io = − ( g m v gs )
Z O + RL
Dr. N.M. Safri/SEU2012_FET 24