Anda di halaman 1dari 4

1.

1 Analisa situasi dan kondisi artikel Teknologi Programmable Logic Device (PLD) telah lama menjadi salah satu pilihan media untuk merancang sistem digital selain penggunaan berbagai chip digital standard an Application Specific Integrated Circuit (ASIC). Hal ini dikarenakan fleksibilitas fungsi logikanya yang dapat diprogram sesuai dengan kebutuhan dan harga yang relatif murah. Beberapa jenis PLD awal yang banyak digunakan adalah Programmable Logic Array (PLA) dan sebagainya. Chip-chip PLD awal ini umumnya memiliki kapasitas sekitar beberapa ratus gerbang logika.

1.2 Permasalahan Permasalahan yang diungkap pada jurnal ini adalah bagaimana merancang sebuah CPU berasitektur RISC menggunakan IC FPGA.

1.3 Gambaran Teknologi Memanfaatkan teknologi FPGA untuk merancang suatu CPU dengan jenis RISC yang sederhana.

1.4 Luaran Mendapatkan tolak ukur kompleksitas system digital yang dapat diimplementasikan dalam suatu FPGA dengan kapasitas yang relative lebih rendah, bagi penelitian system digital yang lebih lanjut.

2. Kajian Pustaka Field-Programmable Gate Array (FPGA) adalah komponen elektronika dan

semikonduktor yang mempunyai komponen gerbang terprogram (programmable logic) dan sambungan terprogram. Komponen gerbang terprogram yang dimiliki meliputi jenis gerbang logika biasa (AND, OR, XOR, NOT) maupun jenis fungsi matematis dan kombinatorik yang lebih kompleks (decoder, adder, subtractor, multiplier, dll). Blok-blok komponen di dalam FPGA bisa juga mengandung elemen memori (register) mulai dari flip-flop sampai pada RAM (Random Access Memory).

Pengertian terprogram (programmable) dalam FPGA adalah mirip dengan interkoneksi saklar dalam breadboard yang bisa diubah oleh pembuat desain. Dalam FPGA, interkoneksi ini bisa diprogram kembali oleh pengguna maupun pendesain di dalam lab atau lapangan (field). Oleh karena itu jajaran gerbang logika (Gate Array) ini disebut field-programmable. Jenis gerbang logika yang bisa diprogram meliputi semua gerbang dasar untuk memenuhi kebutuhan yang manapun. Secara umum FPGA akan lebih lambat jika dibandingkan dengan jenis chip yang lain seperti pada chip Application-Specific Integrated Circuit (ASIC). Hal ini karena FPGA menggunakan power/daya yang besar bentuk desain yang kompleks. Beberapa kelebihan dari FPGA antara lain adalah harga yang murah, bisa diprogram mengikuti kebutuhan, dan kemampuan untuk di program kembali untuk mengkoreksi adanya bugs. Jenis FPGA dengan harga murah biasanya tidak bisa diprogram dan dimodifikasi setelah proses desain dibuat (fixedversion). Chip FPGA yang lebih kompleks dapat diperoleh dari jenis FPGA yang dikenal dengan CPLD (Complex-Programmable Logic Device). RISC, yang jika diterjemahkan berarti "Komputasi Kumpulan Instruksi yang Disederhanakan", merupakan sebuah arsitektur komputer atau arsitektur komputasi modern dengan instruksi-instruksi dan jenis eksekusi yang paling sederhana. Arsitektur ini digunakan pada komputer dengan kinerja tinggi, seperti komputer vektor. Selain digunakan dalam komputer vektor, desain ini juga diimplementasikan pada prosesor komputer lain, seperti pada beberapa mikroprosesor Intel 960, Itanium (IA64) dari Intel Corporation, Alpha AXP dari DEC, R4x00 dari MIPS Corporation, PowerPC dan Arsitektur POWER dari International Business Machine. Selain itu, RISC juga umum dipakai pada Advanced RISC Machine (ARM) dan StrongARM (termasuk di antaranya adalah Intel XScale), SPARC dan UltraSPARC dari Sun Microsystems, serta PA-RISC dari Hewlett-Packard.

3. Metodologi Penelitian Perancangan sistem dilakukan menggunakan VHSIC Hardware Description Language (VHDL). Proses perancangan sintesis, simulasi fungsional, dan implementasi dikerjakan pada software Xilinx Foundation Series 2.li Student Edition.

4. Hasil

Perancangan system dilakukan menggunakan VHSIC Hardware Description Languange (VHDL). Proses perancangan, sintesis, simulasi fungsional, dan implementasi dikerjakan pada software Xilinx Foundation Series 2.1 Student Edition. Total instruksi yang dapat dikerjakan oleh CPU RISC sederhana ini adalah sebanyak 30 instruksi, yang terdiri dari 20 instruksi transfer dan manipulasi data termasuk operasi dengan operand immediate, kemudian terdapat 9 instruksi percabangan termasuk penanganan prosedur dan insterupsi, dan terakhir adalah sevuah instruksi no operation. Implementasi dengan target FPGA Xilinx Spartan XSC10PC84, memerlukan 137 CLB dari 196 CLB, atau 69% kapasitas FPGA tersebut. Jumlah FF yang digunakan untuk register adalah sebanyak 102. Rangkaian kombinasional pada rancangan menggunakan 216 buah look up table (LUT) 4 input, dan 70 buah LUT 3 input. Jumlah pin I/O yang digunakan adalah 60 dari total 61 pin yang tersedia, atau 98% jumlah pin dimiliki. Selain itu rancangan ini juga menggunakan 128 dari 224 tri-state buffer, terutama untuk mengimplementasikan multiplexer. Keseluruhan resource yang digunakan pada rancangan ini setara dengan 2.758 gerbang logika. Dari sisi performa, analisa timing dari rancangan yang telah diimplementasikan dalam FPGA menghasilkan periode delay maksimum dari satu cycle clock ke cycle yang lain sebesar 62,264ns, sehingga kecepatan maksimum clock yang dapat digunakan adalah 16,061 MHz.

5. Kesimpulan dan Saran Dari hasil implementasi, terlihat bahwa CPU RISC sederhana yang dirancang ini walaupun hanya memiliki instruksi-instruksi dasar, namun bias dikatakan telah cukup untuk mengerjakan berbagai fungsi logika maupun aritmatika umum. Kecepatan yang dapat dicapai setara atau bahkan di atas kebanyakan mikrokontroler strandar. KEseluruhan CPU RISC sederhana ini menggunakan 69% dari kapasitas maksimum dari suatu FPGA dengan kapasitas setara 10.000 gerbang logika. Fungsi yang jauh lebih kompleks dapat diimplementasikan pada FPGA dengan kapasitas ratusan ribu hingga jutaan gerbang logika dengan kecepatan mencapai ratusan MHz. Performa yang lebih tinggi dapat dicapai apabila proses dapat dioptimasi dengan desain arsitektur yang paralel. Chip FPGA yang digunakan pada rancangan ini termasuk dalam kategori FPGA dengan kapasitas dan peforma yang rendah. Sehingga dapat disimpulkan bahwa fungsi yang jauh

lebih komleks dapat diimplementasikan pada FPGA dengan kapasitas ribu hingga jutaan gerbang logika dengan kecepatan mencapai ratusan MHz. performa yang lebih tinggi dapat dicapai apabila proses dapat dioptimasi dengan desain arsitektur yang pararel.

Referensi: http://research.mercubuana.ac.id/proceeding/Kommit2004_Elektronika_komputer_005.pdf http://id.wikipedia.org/wiki/FPGA http://id.wikipedia.org/wiki/RISC