2/9/2010

1
Program Studi S1 Teknik Telekomunikasi
Jurusan Teknik Elektro - Sekolah Tinggi Teknologi Telkom
Bandung 2008
PLL
(Phase Lock loop)
TE TE 36 3623 23
Elektronika Elektronika Komunikasi Komunikasi
Modul 8
TE3623 - Elektronika Komunikasi - Phase Lock Loop
2
1.Definisi
Phase Lock Loop adalah suatu osilator dimana
frekuensi keluarannya diatur atau dikendalikan oleh
frekuensi sinyal luar .
S

o s e
=
TE3623 - Elektronika Komunikasi - Phase Lock Loop
3
2.Prinsip kerja
Loop dalam keadaan terkunci jika frekuensi sinyal
masukan(referensi) dan frekuensi VCO identik (f
S
= f
O
);
Serta beda fasa relatif e = s o, ditentukan oleh
karakteristik detektor fasa dan oleh penyimpangan f
S
dari
frekuensi free running f
f
(yang didefenisikan dengan
tegangan kendali V
d
= 0 ) dari VCO.
Kalau sinyal masuk mempunyai f
S
= f
f
, tegangan
kendali ke VCO akan tetap sama dengan nol. Fasa o
dari VCO akan mengatur sendiri untuk menghasilkan
beda fasa e = s o, yang akan menghasilkan keluaran
nol pada detektor fasa (e = 0, s = o ). Sudut e
mungkin 90 atau 180 , tergantung pada jenis rangkaian
detektor fasa.
TE3623 - Elektronika Komunikasi - Phase Lock Loop
4
Jika frekuensi masuk berubah sehingga fs ff, beda
fasa e harus cukup berubah untuk menghasilkan
tegangan kendali Vd yang akan menggeser frekuensi
VCO ke fo = fs . Daerah frekuensi yang
dimungkinkan oleh pengendalian tersebut merupakan
fungsi dari komponen komponen loop.
Suatu pembagi frekuensi yang dapat dipilih dapat
disisipkan ke dalam loop antara titik a dan b . Kalau
perbandingan pembagi sama dengan n, frekuensi VCO
fo = n.fs , tetapi tegangan/fasa yang diumpan balikkan
ke detektor fasa mempunyai fasa = o . Dengan ini berarti
VCO dapat membangkitkan kelipatan frekuensi masuk
dengan hubungan fasa yang teliti antara dua tegangan.
2/9/2010
2
TE3623 - Elektronika Komunikasi - Phase Lock Loop
5
3.Jenis Detektor Phasa :
Detektor Phasa Sinusoidal :
Ve = kd sin e, dimana e = s o
jika : e <<Ve, Ve = kd. e, kd = Ve/ e
dimana Kd = konstanta detektor fasa (Volt / rad) dimana Kd = konstanta detektor fasa (Volt / rad) dimana Kd = konstanta detektor fasa (Volt / rad) dimana Kd = konstanta detektor fasa (Volt / rad)
jika fasa masukan dan fasa keluaran berubah terhadap waktu dan frekuensi,
maka: dalam domain s (= j2f)
Ve(s) = kd.e(s)
2

e
V
e

TE3623 - Elektronika Komunikasi - Phase Lock Loop

6
Detektor Phasa Segitiga
Ve =2A / .e
Kd = Ve / e = 2A /
jika fasa masukan dan fasa keluaran berubah terhadap waktu
dan frekuensi, maka: (dalam domain s = j2f)
Ve(s) = kd.e(s)
2

e
V
e

TE3623 - Elektronika Komunikasi - Phase Lock Loop

7
Detektor Phasa Gigi gergaji
jika fasa masukan dan fasa keluaran berubah terhadap waktu dan
frekuensi, maka: (dalam domain s = j2f) Ve(s) = kd.e(s)
( )
rad
volt
A V
k
A
V
e
e
d
e e

= =
= .

e
V
e

e e
A
V

. =
TE3623 - Elektronika Komunikasi - Phase Lock Loop
8
4.Filter LPF tanpa penguatan (pasif) :
Konstanta waktu :
s
s F
RC
1
1
1
1
) (

+
=
=
2/9/2010
3
TE3623 - Elektronika Komunikasi - Phase Lock Loop
9
5.Filter Lead-Lag :
Konstanta waktu :
s
s
s F
C R
C R
) ( 1
1
) (
2 1
2
2 2
1 1

+ +
+
=
=
=
TE3623 - Elektronika Komunikasi - Phase Lock Loop
10
6.Filter dengan penguat :
Konstanta waktu :
s k
s k
s F
C R
C R
a
a
) ) 1 ( ( 1
) 1 (
) (
2 1
2
2 2
1 1

+ +
+
=
=
=
TE3623 - Elektronika Komunikasi - Phase Lock Loop
11
7.VCO (Voltage Controled Oscillator):


+ ++ + = == = + ++ + = == =
= == = + ++ + = == =
f d o f
o
o o
d o f
o
V k
k k V k f f
.
: maka
(rad/V), ' . 2 apabila , . '
o f
d
V
f
d
V
f
f
TE3623 - Elektronika Komunikasi - Phase Lock Loop
12
Phasa keluaran VCO :
s
V k
s dt V k t
dt V k t t
dt V k t
dt t t
d o
o
t
d o
o
t
o
d o f
o
t
o
d o
o
t
o
o o
f
.
) ( . ) (
: maka , saja fasanya perubahan diambil jika
. ) (
) . ( ) (
) ( ) (
0
= =
+ =
+ =
=

2/9/2010
4
TE3623 - Elektronika Komunikasi - Phase Lock Loop
13
Fasa keluaran VCO, kita lihat sistem PLL :
dimana :
o a d v
k k k k . . =
[ ]
[ ]
) ( .
) (
. ) (
) ( .
) (
. . . ) (
) ( . ). ( . ) (
) ( . ). (
.
) (
0
0
0
0
s F
s
s
k s
s F
s
s
k k k s
s F k s k
s
k
s
s F k s V
s
k
s
V k
s
e
v
e
a d o
a e d
o
a e
o d o

=
=
=
= =
Loop
Filter
VCO
K
o
e(s)
Ve(s)
Ka;F(s)
Vd
o(s)
Phase
Detector
K
d
TE3623 - Elektronika Komunikasi - Phase Lock Loop
14
Fungsi Transfer (fasa)Lingkar Terbuka PLL :
Loop
Filter
VCO
e(s)
Ka;F(s)
Vd
Ko
o(s)
T(s)
) ( ). ( ) ( ana dim
) ( .
) ( diperoleh
). (
) ( ). (
. . .
) (
) (
) (
s T s s
s
s F k
s T
s s
s F s
k k k
s
s
s T
e o
v
e
e
o a d
e
o

=
=
= =
TE3623 - Elektronika Komunikasi - Phase Lock Loop
15
Fungsi transfer (fasa) Lingkar
Tertutup PLL :

T(s)
s (s) e (s)
o (s)
o (s)
+
-
( )
( ) ( ) ( ) ( ) [ ]
( ) ( ) [ ] ( ) ( )
( )
( )
( )
( )
( )
) ( .
) ( .
) (
1
1
) ( ) (
) (
) (
) (
s F k s
s F k
s H
s T
s T
s
s
s H
s s T s T s
s s s T s
s s s
s
s
s T
v
v
s
o
s o
o s o
o s e
e
o
+
=
+
= =
= +
=
=
=

TE3623 - Elektronika Komunikasi - Phase Lock Loop

16
Asumsi menggunakan Filter tipe nomor 2 :
s
s
s F
) ( 1
1
) (
2 1
2

+ +
+
=
2/9/2010
5
TE3623 - Elektronika Komunikasi - Phase Lock Loop
17
sehingga :
( )
[ ] ( )
( )
( )
(

+ +
+
+
=
(
(
(
(
(

+
+
|
|

\
|
+
+
+
+
+
=
+ + + +
+
=
+ + + +
+
=
+ + + +
+
=
+ +
+ +
+ +
+
+
+ +
+
=
) )( (
1
) (
1
1
) (
) 1 ( ) (
1 .
) (
) (
1 .
) (
1 . ) ( 1
1 .
) (
) ( 1
) ( 1
) ( 1
1
) ( 1
1
) (
2 1
2
2 1
2 1 1 2
2 2
2
2 1
2
2
2 1
2
2
2
2 1
2
2 2 1
2
2 1
2 1
2 1
2
2 1
2
p s p s
s k
s H
k
s
k
s
s k
s H
k s k s
s k
s H
s k k s s
s k
s H
s k s s
s k
s H
s
s
x
s
s
k s
s
s
k
s H
v
v v
v
v v
v
v v
v
v
v
v
v

TE3623 - Elektronika Komunikasi - Phase Lock Loop

18
dimana n
j p =
2 , 1
Pole dapat dinyatakan :
atau
sehingga
0 2
2 2
= + +
n
s s
0 . . 2
2 2
= + +
n n
s s
|
|

\
|
+ =
+
=
v
n
v
n
k
k
1
2
2
2 1

TE3623 - Elektronika Komunikasi - Phase Lock Loop

19
Respon alami sistem orde 2:
t p t p
o
Be e A t
2 1
. ) (

+ =
TE3623 - Elektronika Komunikasi - Phase Lock Loop
20
Keterangan gambar:
Mp : Maksimum overshoot
t
p
: peak time
t
r
: rising time (respon 0.1 0.9)
t
s
: settling time (waktu steady
state)
Kriteria steady state:
2%
5%
Zeta = ratio redaman
n
s
t
.
4
=
n
s
t
.
3
=
2/9/2010
6
TE3623 - Elektronika Komunikasi - Phase Lock Loop
21
Type 2 Second Order Step Response
TE3623 - Elektronika Komunikasi - Phase Lock Loop
22
Daerah kuncian / tracking :
Daerah dimana frekuensi free running masih mampu
mengejar perubahan frekuensi luar.
f
f min
f f
f

max
f f
f
+
2
. .
.
. . .
. .
max
max
max
max
max
max
max max

v e v
e v
e d a o
e a o
k k
k f
V k k k f
V k k f
f
= =
=
=
=
=
2

2

e
V
e

Kuncian Daerah Maksimal Batas

e
=
max

TE3623 - Elektronika Komunikasi - Phase Lock Loop

23
Untuk detektor phasa segitiga :
Untuk detektor phasa sinusoidal :
Untuk detektor phasa gigi gergaji :
2
. .
max

v e v
k k = =
2
. .
max

v e v
k k = =
. .
max
v e v
k k = =
TE3623 - Elektronika Komunikasi - Phase Lock Loop
24
8.9. Kegunaan PLL :
8.9.1 Frequency Syntesizer :
R R
f ,
N
f
o
N f f
f
R o
o o
.
,
=

0
c

N
R o
o
R
N
f
f
=
=
'
Jika lock :
R R
f ,
2/9/2010
7
TE3623 - Elektronika Komunikasi - Phase Lock Loop
25
8.9.2 Modulator dan Demodulator:
8.9.2.1 PLL sebagai Modulator FM:

N
N
f
o
R
f
o
f
TE3623 - Elektronika Komunikasi - Phase Lock Loop
26
Langkah-langkah Perancangan PLL
(dengan filter lead-lag):
1. Dari spesifikasi PLL (maksimum overshoot dan setling
time), tentukan nilai dan
n
2. Tentukan Kv
3. Dari persamaan
4. Dari persamaan
5. Pilih harga C
2 2
tentukan
1
2

+ =
v
n
k
1
2 1
tentukan


+
=
v
n
k
2 1 2 2 . 1 1
. R dan R cari C R dan C R = =
( (( (

( (( (



= == = = == =
N
k k k k k k
n n o a d v
1
dimana , . . .
TE3623 - Elektronika Komunikasi - Phase Lock Loop
27
Contoh perancangan PLL :
Rancanglah PLL jika diinginkan :
Overshot < 20%, pada settling time : 1ms dengan kriteria 5%
kHz f
s
100 =
rad V / 5 , 0
kHz 100
10 =
a
k
V rad k
o
/ 10
7
= == =
MHz 3 2
d
s
o
f =
N
TE3623 - Elektronika Komunikasi - Phase Lock Loop
28
dari soal diatas, overshot< 20 % , nilai < 5% dicapai pada saat :
dari didapatkan :
dimana
N
k
n
1
=
n o a d v
k k k k k . . . =
(

+ =
v
n
k
1
2
2

2 1
3
10 . 75 , 3

+
= =
v
n
k
ik
rad
t
t
s
n
n
s
det
10 . 75 , 3
10 . 8 , 0
3 3 3
3
3
= = = =

2/9/2010
8
TE3623 - Elektronika Komunikasi - Phase Lock Loop
29
asumsi bahwa dihitung pada saat n =25 fo =2,5 MHz, sehingga:
kv = 0,5.10.10
7
/ 25 = 0,2.10
7
dari
dari
Dimana:
1 = R1.C = 0.097 detik diasumsikan bahwa C = 0,5 F maka
R1 = 194 k
2 = R2.C = 0,033 detik , maka didapatkan R2 = 650
dtk
k
v
n
097 , 0
1
2 1
=
+
=

dtk
k
v
n 3
2 2
10 . 23
1
2

=
(

+ =

TE3623 - Elektronika Komunikasi - Phase Lock Loop

30
Lat Soal
Suatu PLL tipe 2 orde kedua yang digunakan sebagai frequency
synthesizer mempunyai blok diagram sbb:
Kd=0,5V/rad Ka=40
Ko=(10
7
) rad/V
1. Jika kita mempunyai osilator kristal dengan frekuensi f
XTAL
=10.2 MHz
dan diinginkan frekuensi keluaran frequency synthesizer fo = [88;
88,2; 88,4; 88,6; .............; 107,6; 107,8; 108] MHz, tentukanlah
besarnya pembagi awal R dan rentang pembagi variable N!
2. Jika tersedia kapasitor C = 1 nF, rancanglah PLL tersebut agar
terpenuhi maximum overshoot 20 % dan error maximum2 % saat
settling time ts = 0,25 ms!
Kesimpulan
Detector Phasa
VCO (Voltage Controlled Oscillator)
Filter (LPF)
Perancangan PLL
Aplikasi PLL
TE3623 - Elektronika Komunikasi - Phase Lock Loop
31
Parameter PLL
Free Running Frequency
Locked Range
Tracking Range
Lock-up Time
TE3623 - Elektronika Komunikasi - Phase Lock Loop
32