Repblica Bolivariana de Venezuela. Ministerio del Poder Popular para la Defensa. Universidad Nacional Experimental Politcnica de la Fuerza Armada.

Ncleo - Anzotegui. Sede San Tom. Ctedra: Laboratorio de Sistemas Digitales.

Profesor: Ing. Daniel Becerra

Bachilleres: Castro Manuel C.I: 19.939.491

5to Semestre Seccin A Diurno. Ing. De Telecomunicaciones.

San Tom, Julio de 2013.

Introduccin Los multiplexores son circuitos combinados con varias entradas y una salida de datos, y estn dotados de entradas de control capaces de seleccionar una, y slo una, de las entradas de datos para permitir su transmisin desde la entrada seleccionada a la salida que es nica; son llamados tambin selectores de datos. Permiten dirigir la informacin digital procedente de diversas fuentes a una nica lnea para ser transmitida a travs de dicha lnea a un destino comn. El multiplexor bsico posee varias lneas de entrada de datos y una nica lnea de salida, as como tambin posee entradas de seleccin de datos, que permiten conmutar los datos digitales provenientes de cualquier entrada hacia la lnea de salida. En la siguiente prctica se realizara una aplicacin para la cual se implementara el uso del demultiplexor 74153, contara con cuatro variables o entradas de datos y dos variables de seleccin.

OBJETIVO GENERAL Disear circuitos lgicos combinacionales usando Multiplexores y Decodificadores.

OBJETIVOS ESPECIFICOS Demostrar el funcionamiento de los Multiplexores en los circuitos lgicos. Demostrar el funcionamiento de los Demultiplexores en los circuitos lgicos.

Marco Terico

Multiplexores: Un Multiplexor o selector de datos es un circuito lgico que acepta varias entradas de datos y permite que slo una de ellas pase a un tiempo a la salida. El enrutamiento de la entrada de datos hacia la salida est controlado por las entradas de seleccin o entradas de direccin. El multiplexor, tambin conocido como MUX, acta como un conmutador multiposicional controlado digitalmente, donde el cdigo digital aplicado a las entradas de seleccin controla cules entradas de datos sern conmutadas hacia la salida. Por ejemplo, la salida ser igual a la entrada de datos, si D0, es el cdigo de entrada de seleccin y sea cero (ABC=000 en el diagrama de abajo); la salida ser igual D1 para cuando el cdigo de seleccin sea uno y as sucesivamente. Establecido de otra manera, un multiplexor selecciona 1 de N fuentes de datos y transmite los datos seleccionados a un solo canal de salida. Esto se llama multiplexin o multiplexaje. Los multiplexores son representados en diagramas de bloques como trapezoides issceles. A continuacin el diseo de un multiplexor de dos entradas y una salida con su respectivo bit de seleccin:

Aplicacin de los multiplexores: Una aplicacin comn para los MUX es encontrado en las computadoras, en las cuales la memoria dinmica usa las mismas lneas de direccin para el direccionamiento tanto de las filas como de las columnas. Un grupo de multiplexores es usado para seleccionar las direcciones de la columna y luego cambiar para seleccionar la de la fila. Este esquema permite que grandes cantidades de memoria sean incorporadas dentro de una computadora mientras se limita a la vez la cantidad de conexiones de cobre requeridas para conectar la memoria al resto del circuito. Por eso es que tambin se les conoce a veces como selectores de datos. A veces pueden verse en forma rectangular asemejando el circuito integrado que representan pero en este caso siempre debe ir bien identificados para poder saber que es. La siguiente figura representa un multiplexor a nivel MSI de 8 entradas (que implica las 3 lneas de seleccin) y una salida (F).

Las entradas de seleccin, vienen dadas por el cdigo binario representado por ABC. ABC son las entradas de direccionamiento o de seleccin, ya que estas sern quienes indican el dato a acceder

Dentro de un multiplexor hay que destacar tres tipos de seales: los datos de entrada, las entradas de control y la salida

El diseo de un multiplexor se realiza de la misma manera que cualquier sistema combinatorio. Por ejemplo, el caso de un multiplexor de cuatro entradas, una salida y dos entradas de control. En la siguiente tabla de verdad se observa como dependiendo de la combinacin de las entradas de control, a la salida se transmite una u otra entrada de las cuatro posibles. As:

ENTRADAS CONTROL DATOS SALIDA

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1 0XXX 1XXX X0XX X1XX XX1X XXX0 XXX0 XXX1

S 0 1 0 1 1 0 0 1

Si de esta tabla de verdad se deduce la expresin booleana que nos dar la funcin salida, se tendra la siguiente ecuacin:

A la estructura de los multiplexores a veces se aade otra entrada suplementaria de validacin o habilitacin, denominada strobe o enable que, aplicada a las puertas AND, produce la presentacin de la salida.

Para un multiplexador de dos entradas Dos canales de un solo bit. La nica entrada de seleccin, puede tener posibles valores, donde n = 1.

Con la lnea de control en "0" se escoge el primer canal de entrada (canal 0) y lo pasa a la salida. Con la lnea de control en "1" se escoge el segundo canal de entrada (canal 1) y lo pasa a la salida.

Multiplexores con dos entradas de seleccin. El multiplexor de 2 entradas de seleccin, selecciona hasta 4 entradas posibles. Por lo tanto existen 4 entradas de datos. El circuito es como el siguiente:

Hay 4 entradas de datos y 2 entradas de seleccin, en total 6 entradas. Para este caso se construye la tabla de verdad y se aplica Karnaugh. Tambin se pueden calcular de otra manera diferente. Mediante la siguiente tabla se describe el multiplexor:

La salida del multiplexor valdr variables de entrada estas dos variables: valores constantes que pueden valer 0 1. Si se aplica el teorema de expansin a la funcin obtiene lo siguiente:

segn el valor que tomen las

Considerando que la funcin F slo depende de son parmetros, es decir,

desarrollndola por

se

Y si ahora se aplica nuevamente el teorema de expansin a las funciones y desarrollndolas por la variable se tiene lo siguiente:

Y ahora, si se junta todo en una nica expresin, se tiene:

Por la definicin de multiplexor, la salida ser lo que venga por el canal 0, que es. De la misma manera se obtiene que Sustituyendo estos valores en la ecuacin anterior se tiene la expresin final para un multiplexor de dos entradas de seleccin:

Sustituyendo valores nos queda:

Generador de funciones lgicas: Una aplicacin muy til de los multiplexores consiste en la generacin de funciones lgicas combinacionales en forma de suma de productos. Cuando se emplean de esta manera, este dispositivo puede reemplazar puertas lgicas discretas, puede reducir significativamente el nmero de circuitos integrados y permite que los cambios en el diseo sean mucho ms sencillos. El multiplexor de 8 entradas 74LS151 se utiliza para implementar cualquier funcin lgica de 3 variables, conectando las variables, conectando las variables a las entradas de seleccin y asignando a cada entrada de datos el nivel lgico requerido por la tabla de la verdad para dicha funcion. Por ejemplo, si la funcion es de 1 cuando la combinacin de variables , la entrada 2 se conecta a

un nivel alto. Este nivel ALTO pasa a la salida cuando esta combinacin particular de variables ocurre en la lnea de seleccin de datos. Decodificador: es el cdigo binario generado por las n entradas activa una de entre salidas. Un decodificador simplemente habilita un cierto nivel (alto

bajo) en una salida seleccionada entre varias por un cdigo de seleccin. Demultiplexores Es un circuito deselector de datos, es decir, la operacin de este dispositivo consiste en tomar la nica entrada, seleccionar una de entre varias salidas y conectadas a la entrada. Un uso popular del DEMUX es como decodificador y por eso suele usarse el trmino Demultiplexor/Decodificador indistintamente. Pero el propsito principal de un decodificador no es tanto transferir una entrada a una de las salidas sino llevar un valor binario a una representacin de una nica lnea a la salida. Esta funcin es de gran utilidad en la decodificacin de la direccin en los microporcesadores por ejemplo cuando involucra la seleccin de uno de multiples dispositivo. De hecho, la mayora de los decodificadores son de lgica invertida (o negativa) debido a que la mayora de los dispositivos perifricos de los microprocesadores son activados por una seal baja.

Los DEMUX tambin suelen incluir un bit de entrada de habilitacin.

rboles demultiplexores El mayor DEMUX comercial disponible en forma de chip es de tamao 1 a 16, pero se puede construir DEMUX's de cualquier tamao interconectando varios DEMUX en una estructura de rbol. Por ejemplo, se puede implementar un DEMUX 1 a 32 a partir de un DEMUX 1 a 4 y cuatro DEMUX's 1 a 8. El DEMUX del primer nivel lleva la entrada a una de sus cuatro salidas dependiendo de los bits de control a y b. Los DEMUX's del segundo nivel llevan cada una de las salidas del DEMUX del primer nivel a la salida seleccionada en funcin de los bits de control comunes e, d y e. El resultado final es que la entrada se lleva a una de las 32 salidas en funcin de las cinco lneas de control a, b, e, d y e. Notar que al DEMUX del primer nivel (DEMUX 1 a 4) van las lneas de control ms significativas.

Implementacin de funciones lgicas usando multiplexores Los multiplexores adems representan una alternativa al diseo de funciones lgicas resultando ser circuitos universales para esta aplicacin, es decir a travs de un multiplexor se puede construir cualquier funcin lgica con nmero de variables igual al nmero de lneas de seleccin del mux. La implementacin de una funcin usando multiplexores es simplemente una consulta a la tabla de verdad de la funcin como si fuera una tabla de alambrado, por ejemplo, la implementacin de la funcin f(A,B,C) = S m(0,1,3,5,7) consiste simplemente en la conexin de las entradas correspondientes a los a Vcc y a tierra, mientras que las entradas de la funcin corresponden a las lneas de seleccin del mux como se muestra en la siguiente figura

Otra alternativa es la utilizacin de tablas de verdad reducidas, mediante la tcnica de introduccin de variables, la cual permite reducir el tamao del multiplexor a utilizar.

Aplicaciones Algunas veces un circuito diseado para cierto fin suele ser de gran utilidad en la resolucin de problemas que no fueron exactamente para el que fueron diseados. Una poderossima utilidad de los multiplexores est en la implementacin de funciones lgicas.

Es posible implementacin funciones lgicas mediante multiplexores. F( , , ) = (2,5,6)

Esta funcin tiene 3 variables que pueden formar 8 combinaciones. La forma ms sencilla de implementacin, es a travs de un multiplexor de 8 a 1. Tabla de la verdad de la funcin y la implementacin con el multiplexor:

Dado que se trata de una funcin de tres variables, este mtodo implica en principio utilizar un multiplexor de 8 canales. Hay que conectar las variables y ,

a las entradas de seleccin e introducir en cada uno de los canales el valor

("0" o "1") que toma la funcin para cada combinacin de dichas variables. De esta forma se garantiza que para las combinaciones de las variables X (quien se coloc en las lneas de seleccin) para los que se requiere que la funcin sea uno harn f=1.

3. Disear: A) Sumador/Restador con el uso de un multiplexor de 2 variables de seleccin x y bi, donde bi es el bit de prstamo o acarreo de entrada. Tabla de la Verdad bit negativo 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0

A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

X 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

bi 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

Y 0 1 0 0 1 0 1 1 1 0 0 1 0 1 0 0

0 0 0 0 0 1 1 0 0 1 0 0 1 1 0 0

A y B Bits de sumar o restar X bi Y Cout Indicador de suma o resta Bit de prstamo Salida Acarreo de salida

A partir de esta tabla de la verdad, se puede elaborar el circuito para formar ya sea un sumador o en tal caso un restador con el uso del multiplexor 74LS153. Para lograrlo se utilizan una serie de compuertas que permiten adaptar el multiplexor para construir el circuito sumador y restador.

Simulacin

V10 0V

U14D

V11 0V V12 0V

U14B

I3a I2a I1a I0a S1 S0 I3b I2b I1b I0b

U15 74LS153

Ea Ya

Yb Eb

D5 LED0 LED0 V13 0V U14A U12A LED0 D3 D4

bi

U12D U12C U13B U12B U13A

U10C U10B U11A U10A

U9A

Dentro de las compuertas que fueron utilizadas para la elaboracin del circuito estn: la AND, OR y NOT. Su utilizacin se dedujo del mapa de Karnaugh, utilizado para obtener las entradas al multiplexor.

B) La funcin A + B + C * D, haciendo uso de un 74153 y 74139. Tabla de la Verdad para el Multiplexor. A(s1) 0 0 0 0 1 1 1 1 B(S0) 0 0 1 1 0 0 1 1
X= CD

CD(S) 0 1 0 1 0 1 0 1

Y 0 1 1 0 1 0 0 1

Tabla de la Verdad para el Demultiplexor. D0 0 0 1 1 X0= D0.CD

A D1
U5B

CD 0 1 0 1

X0 0 0 0 1 X1= D1.CD
A
U5B

x1

D0

D1 0 0 1 1

CD 0 1 0 1

X1 0 0 0 1 P ara realizar la aplicacin de mux y

demux como generador de funciones lgicas usamos una tabla de la verdad y generamos las entradas al multiplexor y la salida para del demultiplexor.

V1 0V V2 0V V3 5V V4 0V U3A U4A

I3a I2a I1a I0a S1 S0 I3b I2b I1b I0b

U1 74LS153

Ea Ya

U4B

Yb Eb

CD
U2 74LS139 U4C U4D U4E U4F

U5A

U3D U6A U3C D1 LED0

Q3a A1a Q2a A0a Q1a Ea Q0a Q3b A1b Q2b A0b Q1b Eb Q0b

U3B

C) Disear un detector de paridad, con DEMUX 74138 (3var. De control 8 salidas). Tabla de la Verdad A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 0 1 0 1 1 0

A,B y C : Variables de control.

Y: Bit de paridad impar. El diseo de un detector de paridad no es ms que utilizar una paridad; la cual puede ser par o impar segn el caso, en este caso se utiliza el impar debido a que es ms sencillo y resulta til. Con el cdigo de paridad par, el bit de paridad ser un 0 si el nmero total de 1 a transmitir es par, y un 1 si el nmero total de 1 es impar. Con el cdigo de paridad impar, el bit de paridad ser un 1 si el nmero total de 1 a transmitir es par y un 0 si el nmero total de 1 es impar.
J1

U1
1 2 3 6 4 5 A B C G1 ~G2A ~G2B Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 15 14 13 12 11 10 9 7

V1 5V

74ALS138M

U5A 7404N

U3A LED8 LED7 LED6 LED5 LED4 LED3 LED2 LED1 U4B 74ALS11AM U3B U4A 7432N U4C 7432N 7432N LED9 V2 5V

U5B 7404N

74ALS11AM U3C

74ALS11AM

D) Disear una aplicacin, explicar su funcionamiento, que dependa de cuatro variables sea f(A,B,C,D). Implemntelo haciendo uso de un mux con dos variables de seleccin en la que se introduzcan A y D Diseo de un sistema de drenaje de una lavadora, ya sea manual o automtico. A B C D Lavadora encendida (Enchufada) Ciclo de Lavado Altura de la Manguera Nivel de Agua 1=Encendida 1=Activado 1=Alto 1=Alto 0=Apagada 0=Desactivado 0=Bajo 0=Bajo

Condiciones para el drenaje: Si La lavadora est apagada, el ciclo de lavado desactivado, la manguera est a un nivel bajo y el agua est a un nivel alto; la lavadora drenara el agua de forma manual. Si la lavadora est encendida (enchufada), el ciclo de lavado esta desactivado, el nivel de la manguera es bajo, el nivel del agua es alto; la lavadora drenara el agua de forma manual. Si la lavadora est encendida (enchufada), el ciclo de lavado est activado, la manguera est a un nivel alto y el agua tiene un nivel alto; la lavadora drenara automticamente.

Tabla de la Verdad A 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 1 0 0 0 0 0 0 1 0 0 0 0 0 1

A=0 D=0

B 0 0 1 1

C 0 1 0 1

Y 0 0 X X

A=0 D=1

B 0 0 1 1

C 0 1 0 1

Y 1 0 X X

A=1 D=0

B 0 0 1 1

C 0 1 0 1

Y 0 0 X X

A=1 D=0

B 0 0 1 1

C 0 1 0 1

Y 1 0 X 1

Simulacin Para A=0, D=1,B=0,C=0

Para A=1, D=1,B=0,C=0

Para A=1, D=1,B=1,C=1

Para A=0, D=1,B=0,C=1

Para A=1, D=0,B=0,C=0

Para A=1, D=0,B=0,C=0

Resultados

El funcionamiento del circuito diseado, se puede resumir en decir que el mismo realiza la funcin de un sistema de drenaje, en el cual para que se pueda cumplir dicha actividad se necesitan ciertas condiciones que determinaran si se cumple o no el sistema de drenaje. En las condiciones planteadas, se observa que en tres casos se activara el sistema de drenaje, el cual en dos ocasiones se activa manualmente y solo en una ocasin automticamente. Con estas condiciones se arm la tabla de la verdad, donde se apreciaron las entradas de datos, y las entradas de seleccin; donde para el caso que A y D fueran 0 y 0 1 y 0 respectivamente, independientemente de lo que hubiese en B y C se enviaran a tierra. De igual forma se estudi el caso para cuando A y D fueran 0 y 1, donde se emple una OR-negada, o en tal caso una OR con su salida conectada a una NOT. Lo mismo ocurri para cuando A y D son 1 y 0, donde se emple una XOR con su salida conectada a una NOT. La salida del circuito se obtuvo del mapa de Karnaugh, y con todo esto se logr simular el circuito, donde se demuestra el funcionamiento del mismo aplicado a las condiciones antes expuestas, y a las cuales el circuito se adapta.

Anlisis de los Resultados

El funcionamiento del circuito diseado, se puede resumir en decir que el mismo realiza la funcin de un sistema de drenaje, en el cual, para que se pueda cumplir dicha actividad se necesitan ciertas condiciones que determinaran si se cumple o no el sistema de drenaje. En las condiciones planteadas, se observa que solo para un caso encender el sistema de drenaje, y eso ocurrir cuando el equipo se encuentre encendido y el nivel de agua sea alto. Con estas condiciones se arm la tabla de la verdad, donde se apreciaron las entradas de datos, donde d era la nica salida en alto del circuito, es por eso que es la nica que va hacia Vcc, y por el contrario a,b,c van a tierra. La salida del circuito se obtuvo del mapa de Karnaug, y con todo esto se logr simular el circuito, donde se demuestra el funcionamiento del mismo, aplicado a las condiciones antes expuestas, y a las cuales el circuito se adapta.

Conclusiones

La finalidad de los multiplexores es convertir varias entradas en una sola salida, dicha salida toma como respuesta aquel valor de entrada de seleccin de datos. Las entradas de informacin se enumeran en orden decimal desde 0 hasta el valor del nmero de entradas existentes. Este se encarga en seleccionar los datos de la salida dependiendo de las condiciones que posea el circuito

En el circuito de sistema de drenaje diseado con el uso del 74153, se requiri del uso de la tabla de la verdad del multiplexor de donde se dedujeron las funciones a desarrollar en la aplicacin. Esa simple aplicacin demostr el funcionamiento del multiplexor, que el mismo es regido por sus variables de seleccin y como transforma cuatro entradas en una sola salida. As mismo un multiplexor posee muchas aplicaciones y existen distintos modelos de

multiplexores, donde varan la cantidad de entradas y selectores.

Bibliografa http://ladelec.com/teoria/electronica-digital/214-selectores-de-datosmultiplexores.html. http://lasclases.com/CircuitosLogicos/tema9.html. http://www.etitudela.com/profesores/jmng/digital/downloads/icircuitosmsi.pdf http://quegrande.org/apuntes/EI/1/TC/teoria/07-08/tema_4.pdf http://www.esi.uclm.es/www/isanchez/teco/tema4.pdf

Anexos

74Ls 153

74LS139

74LS138