:: Pewaktuan Untuk Operasi Sistem Bus

::
Serial Peripheral Interface Bus SPI (serial peripheral interface bus) merupakan salah satu metode pengiriman data dari suatu devais ke devais lainnya. Pada SPI, devais dibagi menjadi dua bagian yaitu master dan slave dengan master sebagai devais yang menginisiasi pengiriman data. Dalam aplikasinya, sebuah master dapat digunakan untuk mengatur pengiriman data dari atau ke beberapa slave sekaligus. Diagram Pewaktuan

Diagram pewaktuan (timing diagram) SPI dimulai pada saat SS diaktifkan (low). Pada saat tersebut siklus clock (cycle #) dimulai, pada contoh diatas dalam satu siklus terdapat 8 bit pengiriman data. Saat SS aktif, MISO/MOSI mulai mengirimkan data mulai dari MSB ( most significant bit) data tersebut. Pada saat clock berubah maka proses pengiriman data dilanjutkan pada bit yang lebih rendah. Proses tersebut berlangsung sampai pengiriman data selesai dengan mengirimkan bit LSB (least significant bit) dan siklus clock berakhir serta SS kembali dinon-aktifkan (high). Pada saat ini biasanya slave mengirimkan interrupt ke master yang mengindikasikan bahwa pengiriman data telah selesai dan siap untuk melakukan pengiriman data selanjutnya. Dalam diagram pewaktuan, clock mempunyai beberapa mode pengaturan pada polaritas (CPOL) dan fasa (CPHA). Pengaturan kedua mode tersebut jelas terlihat perbedaannya pada ilustrasi di atas.

Timing-Sinkron  Metode pewaktuan sinkron terjadinya event pada bus ditentukan oleh sebuah pewaktu (clock).  Biasanya digunakan untuk modul–modul tertentu yang sudah jelas karakteristiknya Contoh pewaktuan sinkron .  Sebuah transmisi 1 – 0 disebut siklus waktu atau siklusbus dan menentukan besarnya slot waktu.  Semua perangkat modul pada bus dapat membaca atau mengetahui siklus clock.  Biasanya satu siklus untuk satu event.  Model ini mudah diimplementasikan dan cepat namun kurang fleksibel menangani peralatan yang beda kecepatan operasinya.

 Sistem ini mampu menggabungkan kerja modul–modul yang berbeda kecepatan maupun teknologinya.  Event yang terjadi pada bus tergantung event sebelumnya sehingga diperlukan sinyal – sinyal validasi untuk mengidentifikasi data yang ditransfer.Timing-Asinkron  Kerja modul yang tidak serempak kecepatannya. asalkan aturan transfernya sama Contoh pewaktuan asinkron .

.

g.PCI Commands • • • Transaction between initiator (master) and target Master claims bus Determine type of transaction  e. I/O read/write • • Address phase One or more data phases PCI Read Timing Diagram .

PCI Bus Arbitration PCI Bus Arbitration (Timing) .

Sign up to vote on this title
UsefulNot useful