Anda di halaman 1dari 9

Halaman 1

Pengguna USRP dan Panduan Developer Matt Ettus, Ettus Penelitian LLC <matt@ettus.com> Panduan ini menjelaskan baik penggunaan dasar USRP serta bagaimana mengembangkannya. Daftar isi Pendahuluan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ...........................1 Persyaratan Sistem . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .........4 Kemampuan . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ......................4 Memulai . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .....................5 Mendapatkan semua Perangkat Lunak . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ......5 Menggunakan USRP Anda . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ..........6 FPGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ...........................6 Standar Konfigurasi FPGA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6 Daughterboard Antarmuka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ...............7 Daya . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .....................7 Antarmuka logis . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ...........7 Analog Antarmuka . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ................8 Digital Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ...............8

Konektor Pinouts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ............8 Tersedia Daughterboards . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ..................8 BasicRX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .....................9 BasicTX . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ......................9 Pengenalan Software Radio Peripheral Universal, atau USRP (diucapkan "merebut") dirancang untuk memungkinkan tujuan umum komputer berfungsi sebagai radio software bandwidth tinggi. Pada dasarnya, ia berfungsi sebagai baseband digital dan JIKA bagian sistem radio komunikasi. Selain itu, ia memiliki antarmuka yang terdefinisi dengan baik listrik dan mekanik untuk RF front-berakhir (Daughterboards) yang dapat menerjemahkan antara yang IF atau baseband dan RF band-band yang menarik Filosofi desain dasar di balik USRP telah melakukan semua pengolahan gelombangspesifik, seperti modulation dan demodulasi, pada CPU host. Semua berkecepatan tinggi operasi tujuan umum seperti digital-dan downconversion, penipisan dan interpolasi dilakukan pada FPGA. Hal ini diantisipasi bahwa mayoritas pengguna USRP tidak akan pernah perlu menggunakan apa pun selain FPGA standar konfigurasi. Namun, bagi pengguna yang ingin, desain FPGA dapat diubah atau diganti. Semua interface didefinisikan dengan baik dan didokumentasikan. Gambar 1. USRP dengan Daughterboards 1 USRP Pengguna dan Development oper Panduan 2 USRP Pengguna dan Development oper Panduan 3

Halaman 4

USRP Pengguna dan Development oper Panduan USRP ini memiliki 2 BasicTX dan 2 papan BasicRX dipasang di atasnya. Perhatikan bahwa papan di sebelah kiri diputar 180 derajat. Persyaratan Sistem USRP memerlukan PC atau Mac dengan antarmuka USB2. Kemampuan USRP ini memiliki 4 berkecepatan tinggi analog ke digital converter (ADC), masingmasing pada 12 bit per sampel, 64 juta sampel per kedua. Ada juga 4 berkecepatan tinggi digital untuk konverter analog (DAC), masingmasing pada 14 bit per sampel, 128 juta sampel per detik. Ini 4 input dan 4 channel output terhubung ke Altera Cyclone EP1C12 FPGA. Itu FPGA, pada gilirannya, terhubung ke sebuah chip antarmuka USB2, yang FX2 Cypress, dan ke komputer. USRP terhubung ke komputer melalui antarmuka USB2 kecepatan tinggi saja, dan tidak akan bekerja dengan USB1.1. Gambar 2. Universal Software Radio Peripheral 4
Halaman 5

USRP Pengguna dan Development oper Panduan Memulai Mendapatkan semua Perangkat Lunak Langkah pertama dalam menggunakan sistem USRP Anda adalah untuk mendapatkan semua dari GNU Radio terinstall. Hal ini dapat menjadi menakutkan proses, karena ada beberapa perpustakaan lain yang akan perlu diinstal terlebih dahulu. Perpustakaan Dependensi SWIG Kami menggunakan SWIG (Wrapper Generator Antarmuka Sederhana) untuk mengikat bersama C + + dan kode Python di GNU Radio sistem. Kami mengharuskan Anda memiliki versi 1.3.24 atau lebih baru. Anda mungkin akan perlu melakukan kompilasi dari sumber, yang Anda dapat menemukan di sini: SWIG [http://www.swig.org] FFTW

FFTW adalah perpustakaan yang menggunakan GNU Radio untuk FFTs. GNU Radio membutuhkan versi 3.0.1 atau yang lebih baru, dan harus dikompilasi untuk presisi tunggal. Anda bisa mendapatkannya dari t dia FFTW Situs Web [http://www.fftw.org] Meningkatkan Perpustakaan Meningkatkan menyediakan beberapa tingkat rendah struktur yang digunakan dalam C + + kode kita. Jika tidak termasuk dalam distribusi sistem operasi Anda, Anda bisa mendapatkannya di sini: Meningkatkan [http://boost.org] CPP Satuan CPPUnit menyediakan unit-kerangka pengujian kami. Hal ini menciptakan tes otomatis untuk memastikan kode yang tidak melanggar jika ada perubahan. Dapatkan di Situs Web Satuan CPP [h ttp :/ / cppunit.sf.net] Mendapatkan GNU Radio dan kode USRP Ada beberapa paket perangkat lunak yang membentuk GNU Radio dan software dukungan USRP. Link ke yang terbaru versi dari masing-masing dapat ditemukan pada Wiki GNU Radio di Download Links [http://comsec.com/wiki?GnuRadio2.X]. Gr-build sangat dapat menyederhanakan proses instalasi, dan penggunaannya itu sangat dianjurkan. Berikut CVS Pembangunan Pengembangan USRP yang berlangsung sangat cepat di kali, sehingga beberapa pengguna mungkin ingin bersaing dengan terakhir dengan setelah pohon CVS. Ada tiga repositori perangkat lunak terpisah yang berisi berbagai bagian USRP sistem. USRP-HW, yang berisi perangkat keras dan desain FPGA. Semua skema di repositori ini diciptakan di GED A [http://www.geda.seul.org]. Tata letak papan diciptakan dalam PCB [ http://pcb.sf.net]. Desain Verilog disusun dalam Quartus II Web Edition dari Altera [Http://www.altera.com]. USRP-SW [ https://sourceforge.net/cvs/?group_id=22397], USRP-SW, berisi driver firmware dan host untuk yang USRP Tuan rumah driver sisi dan firmware yang berjalan dalam chip antarmuka USB2 di papan tulis. 5
Halaman 6

USRP Pengguna dan Development

oper Panduan GNU Radio / gr-USRP [http://comsec.com/wiki?CvsAccess] yang berisi antarmuka GNU Radio ke USRP Menggunakan USRP Anda Mekanikal Koneksi Para USRP kapal dengan satu set lengkap standoffs, mur dan baut. Ada 20 standoffs, M3x10mm MF, dimana 4 dimaksudkan untuk digunakan sebagai "kaki" untuk USRP tersebut. Tempatkan mereka dalam 4 lubang pojok di papan utama, memasukkan laki-laki bagian dari bawah. Sisanya yang 16 digunakan untuk menahan daughterboards di tempat. Empat dari mereka harus dihubungkan ke bagian laki-laki dari 4 standoffs sudah dimasukkan dari bawah. Ke-12 yang tersisa harus terhubung ke papan dengan 12 sekrup M3x6mm dari bawah. Pada titik ini harus ada 16 standoffs di papan dengan laki-laki berakhir untuk melayani sebagai panduan untuk daughterboards. The 16 M3 kacang digunakan untuk mempercepat daughterboards ke papan utama. USRP yang mengakomodir 2 TX dan RX 2 daughterboards. Penempatan standoffs dirancang untuk mencegah kebetulan salah koneksi daughterboards. The 2 sisi USRP memiliki slot daughterboard mereka diputar 180 derajat. USRP tidak boleh dioperasikan tanpa standoffs, dan daughterboards tidak boleh terhubung atau dihapus sementara kekuasaan diterapkan. Koneksi Listrik USRP ini didukung oleh konverter daya 6V 4A disertakan dalam kit. Converter ini mampu 90-260 Vac, 50/60 Operasi Hz, dan sebagainya harus bekerja di negara manapun. Jika ada kebutuhan lain untuk menggunakan power supply, konektor adalah standar 2.1mm/5.5mm daya DC konektor. Para USRP itu sendiri hanya membutuhkan 5V di 2A, tetapi suplai 6V dipilih untuk mengakomodasi daughterboards masa depan. Pasokan listrik tambahan tersedia dari Research Ettus. Kabel USB yang disertakan harus dihubungkan ke soket USB2-mampu pada komputer. USRP tidak mendukung USB 1.1 operasi saat ini. Pemecahan Masalah Ketika pertama kali dinyalakan, sebuah LED pada USRP harus berkedip sekitar 3-4x per detik. Hal ini menunjukkan bahwa

prosesor berjalan, dan telah menempatkan perangkat dalam mode daya rendah. Setelah firmware telah didownload ke USRP tersebut, LED akan berkedip pada tingkat lebih lambat. Jika tidak ada LED berkedip, periksa semua sambungan listrik, dan memeriksa kontinuitas dalam sekering listrik (dekat konektor daya, F501). Jika sekering harus diganti, itu adalah ukuran 0603, 3 amp. FPGA Standar Konfigurasi FPGA Dalam konfigurasi FPGA standar, usrp_std, semua sampel dikirim melalui antarmuka USB berada di 16-bit integer ditandatangani pada IQ format. Bila ada beberapa saluran (hingga 4), saluran yang disisipkan. Sebagai contoh, dengan 4 saluran, urutan akan I0 I1 Q0 Q1 Q2 I2 I3 Q3 Q0 I0, dll USRP dapat beroperasi dalam modus full duplex. Ketika dalam mode ini, mengirim dan menerima sisi benar-benar independen satu sama lain. Satu-satunya pertimbangan adalah bahwa tingkat data gabungan melalui bus harus 32 Megabyte per detik atau kurang. RX beberapa saluran (1,2, atau 4) semua harus data rate yang sama (yaitu rasio penipisan yang sama). Hal yang sama berlaku untuk 1,2, atau saluran TX, yang masing-masing harus pada tingkat data yang sama (yang mungkin berbeda dari RX rate). Di sisi RX, masing-masing dari 4 ADC dapat dialihkan ke salah satu dari I atau masukan Q dari setiap dari 4 downconverters. Ini memungkinkan untuk memiliki beberapa saluran dipilih dari aliran sampel ADC sama. 6
Halaman 7

USRP Pengguna dan Development oper Panduan Para upconverters digital (Ducs) di sisi pancar sebenarnya terkandung dalam chip AD9862 CODEC, bukan dalam FPGA. Hanya mengirimkan blok pemrosesan sinyal dalam FPGA adalah interpolators. Keluaran interpolator dapat diarahkan ke salah satu dari 4 input CODEC. Gambar 3. Digital Bawah Blok Diagram Konverter Daughterboard Antarmuka Kekuasaan

Daughterboards disediakan dengan 3.3V diatur bersih untuk bagian analog dan digital. Selain itu ada 6V langsung dari pasokan dinding yang dimaksudkan untuk memasok regulator 5V LDO koneksi. Semua daughterboards mungkin menarik total gabungan 1,5 A. Logical Antarmuka 7
Halaman 8

USRP Pengguna dan Development oper Panduan Ada slot untuk 2 daughterboards TX, TXA label dan TXB, dan 2 yang sesuai RX daughterboards, RXA dan RXB. Setiap slot daughterboard memiliki akses ke 2 dari 4 konverter data berkecepatan tinggi sinyal analog (DAC output untuk TX, ADC input untuk RX). Hal ini memungkinkan setiap daughterboard yang menggunakan nyata (bukan IQ) sampling untuk memiliki 2 RF independen bagian, dan 2 antena (4 total untuk sistem). Jika IQ sampling yang digunakan, setiap board dapat mendukung bagian RF tunggal, untuk total 2 untuk keseluruhan sistem. Tidak ada antialias atau rekonstruksi penyaringan disediakan pada motherboard USRP. Hal ini memungkinkan untuk fleksibilitas maksimum dalam perencanaan frekuensi untuk daughterboards. Bandwidth analog input dari ADC adalah lebih dari 200 MHz, sehingga JIKA frekuensi hingga tinggi yang dapat dipilih. Jika desibel beberapa kerugian yang lumayan, dan JIKA frekuensi setinggi 500 MHz dapat digunakan. Daughterboard Setiap EEPROM I2C (24LC024 atau 24LC025) onboard yang mengidentifikasi papan untuk sistem. Hal ini memungkinkan perangkat lunak host untuk secara otomatis mengatur sistem dengan benar berdasarkan daughterboard diinstal. Itu EEPROM juga dapat menyimpan nilai kalibrasi seperti offset DC atau ketidakseimbangan IQ. Jika ini EEPROM tidak diprogram, sebuah pesan peringatan yang dicetak setiap kali USRP perangkat lunak dijalankan. Analog Antarmuka Setiap daughterboard RX memiliki masukan-masukan diferensial 2 analog (VINP_A / VINN_A dan VINP_B / VINN_B) yang sampel pada tingkat dari 64 MS / s. Impedansi masukan adalah sekitar 1Kohm. Motherboard ini memiliki software-a

dikontrol gain penguat diprogram pada input ini, dengan 0 sampai 20 dB keuntungan. Dengan set ke nol keuntungan, skala penuh input 2 Volts puncak ke puncak diferensial. Bila diatur ke 20 dB, hanya .2 V pk-pk diferensial diperlukan untuk mencapai penuh skala. Jika sinyal AC-coupled, tidak ada kebutuhan untuk menyediakan DC bias selama buffer internal diaktifkan. Ini akan memberikan bias sekitar 2V. Jika sinyal DC-beberapa, bias DC Vdd / 2 (1.65V) harus disediakan untuk kedua masukan positif dan negatif, dan buffer internal harus dimatikan. VREF menyediakan referensi 1 bersih V. Setiap daughterboard TX memiliki sepasang keluaran analog diferensial yang diperbarui pada 128 MS / s. Sinyal (IOUTP_A / IOUTN_A dan IOUTP_B / IOUTN_B) adalah saat-output, masingmasing bervariasi antara 0 dan 20 mA. Sejak mereka impedansi tinggi, mereka dapat dikonversi menjadi tegangan diferensial dengan sebuah resistor. Selain kecepatan tinggi sinyal, daughterboard masing-masing memiliki akses eksklusif untuk 2 kecepatan rendah input ADC (berlabel AUX_ADC_A dan AUX_ADC_B) yang dapat dibaca dari perangkat lunak. Ini berguna untuk tingkat sinyal penginderaan RSSI, suhu, tingkat bias, dll Selain itu, setiap papan telah berbagi akses ke 4 kecepatan rendah sinyal DAC, diberi label AUX_DAC_A melalui AUX_DAC_D. RXA dan berbagi TXA satu set dari 4 baris, dan RXB dan berbagi TXB mereka mengatur sendiri independen. Sinyal ini berguna untuk mengendalikan keuntungan dari variabel gain amplifier, misalnya. AUX_ADC_REF memberikan tingkat referensi untuk pengaturan gain jika perlu. Digital Interface Konektor Pinouts Tabel 1. RX DBoard Konektor Pin # Nama Deskripsi 1 kekuasaan Ini adalah kekuatan c1 c4

d1 d4 D5 8
Halaman 9

USRP Pengguna dan Development oper Panduan Tersedia Daughterboards BasicRX BasicTX 9