1. Adresnost raunara Na konvencionalnom mainskom nivou svaka instrukcija se predstavlja sekvencom bitova.

Kodiranjem ovih bitova, na odgovarajuci nacin, formira se informacija koja je potrebna radi upravljanja izvrenjem instrukcije. Sa stanovita tipa informacije, sl. 1, instrukciju cine sledeca dva globalna dela: operacioni i adresni. Operacioni deo se zove operacioni kod ili opkod i sadi informaciju o tipu operacije koju treba izvriti. Adresni deo sadri infomaciju o: - adresama operanada nad kojima se operacija izvrava, - adresi gde treba da se smesti rezultat i - adresi naredne instrukcije koju treba izvriti nakon to se obavi tekuca. Binarni nizovi kojima se kodiraju pojedine vrste informacija u instrukciji smetaju se u odgovarajucim delovima koje zovemo polja, a izgled instrukcije zove se format instrukcije. Cetvoroadresni format instrukcije sadri sve pomenute adrese, znaci ukupno cetiri (dve adrese operanada, jedna za pamcenje rezultata i jedna koja ukazuje odakle treba pribaviti narednu instrukciju). Ovakvi formati se veoma retko srecu kod realnih maina. Najveci broj CPU-ova izvodi se kao jednoadresna, dvoadresna ili troadresna maina. Do troadresnih instrukcija se dolazi ukidanjem polja koje sadri adresu naredne instrukcije, pri cemu se adresa naredne instrukcije dobija implicitno preko posebnog registra, tzv. programskog brojaca (PC Program Counter). Ove instrukcije zahtevaju relativno dugi format i obicno ih srecemo kod 32-bitnih RISC procesora. Kod dvoadresnog registra se ukida polje za smetanje adrese rezultata, a rezultat se pamti na mestu jednog od operanada, cime se unitava sadraj jednog operanda. Ovaj nacin adresiranja se veoma cesto koristi kod 8-, 16- i 32-bitnih mikroprocesora tipa CISC. Kod jednoadresnog formata mesto jednog operanda se implicitno podrazumeva u nekom registru, npr. u akumulatoru. Rezultat se takodje smeta u akumulator. I na kraju, ukidanjem svih adresnih polja dobija se nulaadresni format instrukcije, kod koga se implicitno podrazumeva da su oba operanda na vrhu steka (magacina), a rezultat se takodje pamti na vrhu steka. U zavisnosti od dela koji se odnosi na specifikaciju broja operanada razlikujemo arhitekture koje koriste fiksni i promenljivi format instrukcija. Fiksni format se moe podeliti na format sa fiksnom duinom isntrukcija i format sa promenljivom duinom instrukcija. Arhitekture koje imaju fiksiranu duinu instrukcija i broj operanada veoma su popularne zbog jednostavnosti izvodjenja hardvera i brzine izvrenja instrukcija. Tako se instrukcije fiksnih duina koriste kod arhitektura gde je brzina izvrenja primarni projektantski cilj. Tipicno su to RISC maine, kod kojih se instrukcije veoma brzo dekodiraju. Arhitekture kod kojih je duina promenljiva, a broj operanada fiksan srecemo kod onih racunara gde je umesto jedinstvenog akumulatora ugraden skup registara opte namene, obicno od 8 do 16. I na kraju arhitekture sa promenljivim formatom instrukcija, odnosno arhitekture koje za datu operaciju mogu da koriste promenljivi broj operanada su veoma retke. Tipican primer je maina VAX-11. 2. Registri procesora Registri se kod racunarskih sistema koriste za cuvanje simbola (adresa, podataka, itd) i predstavljaju logicki skup ili uredenje komponenata koje imaju dva ili veci broj stabilnih stanja. Najcece se za realizaciju registara koriste skupovi tranzistora tako uredeni da cine sklopove (flip flopovi) sa dva stabilna stanja. Registri koji se koriste u okviru CPU-a u zavisnosti od funkcija za koje su namenjeni mogu se podeliti u dve grupe i to: 1. Korisnicko vidljivi obezbeduju programeru na mainskom ili asemblerskom jeziku da minimizira obracanje glavnoj memoriji. Ovi registri se eksplicitno specificiraju instrukcijom. 2. Upravljacki i statusni registri koriste se od strane upravljacke jedinice da upravljaju radom CPU-a, a takode i od strane privilegovanih operativnosistemskih programa da upravljaju izvrenjem programa. Ovi registri se implicitno definiu samom instrukcijom. U ovu grupu registara spadaju 1. - Registri opte namene koriste se za cuvanje podataka i adresa. Ovim registrima sam programer dodeljuje razlicite funkcije. - Registri za podatke koriste se samo za cuvanje podataka, a ne mogu se koristiti kod izracunavanja adresa operanada. - Adresni registri mogu biti opte namene (za cuvanje adresa) ili mogu biti namenjeni za realizaciju odredenog adresnog nacina rada (pokazivaci segmenata, indeksni registri, pokazivaci magacina). - Marker registar ili registar koda uslova CCR (Condition Code Registar) delimicno je vidljiv korisniku zbog cega spada u obe klase registara (i korisnickih i upravljackih). U njemu se cuvaju markeri (flags ili condition codes) koje CPUov hardver postavlja kao rezultat izvrenja operacije. Obicno markeri cine deo statusno/upravljacke grupe registara.

2.Postoji veci broj CPU-ovih registara koji se koriste za upravljanje radom CPU-a i najveci broj ovih registara nisu vidljivi korisniku. Neki iz ove grupe registara su vidljivi preko mainskih naredbi koje se izvravaju u sistemskom nacinu rada. U grupu upravljackih registara spadaju: - Programski brojac (PC) sadri adresu naredbe koja se priprema. - Registar instrukcija (IR) cuva naredbu koja je polednja pribavljena iz memorije. - Memorijsko adresni registar (MAR) cuva adresu po kojoj se obracamo memoriji. - Prihvatni registar memorije (MDR) preko koga procesor i memorija razmenjuju podatke. U grupu statusnih registara spadaju: - Registar koda uslova CCR (Condition Code Registar) ovo je registar koji objedinjuje vie jednobitnih registara (indikatora, markera) i cine ga sledeci indikatori: a) Sign (znak) sadri bit znaka rezultata zadnje aritmeticke operacije, b) Zero (nula) postavlja se kada je rezultat jednak 0, c) Carry (prenos) postavlja se ako se izvrenjem operacije javio prenos (sabiranje), ili pozajmljivanje (oduzimanje) na mestu bita najvece teine, d) Equal (jednako) postavlja se ako logicka komparacija rezultira jednakost i e) Overflow (premaaj) ukazuje na aritmeticki premaaj. - Sistemski registar ili sistemski bajt - sadri informaciju o tome da li se procesor nalazi u supervizorskom (izvravanje programa operativnog sistema) ili korisnickom nacinu rada (izvravanje korisnickog programa), zatim informaciju o dozvoli prekida (IE), o maski prekida (IM). Ponekad se sve informacije objedinjuju u PSW (Program Status Word) skupu registara. Kod vecine CPU-ova PSW cine registri CCR i sistemski bajt. 4.Akumulatorski orjentisana CPU Ova arhitektura je tipicna za maine prve generacije kao to su IAS (period 1940. 1950. god) i neke mikroracunare. Akumulator je glavni registar u koji se smeta jedan od ALU-ovih operanada. Registar MDR ima ulogu bafera jer se nalazi izmedu CPU-a i glavne memorije. Takode ovaj registar ima ulogu da preda drugi operand ALU-u. Kada suoperandi spremni, moe da se obavi operacija tipa ACCf (ACC,MDR) . Drugi vani registri su programski brojac PC koji cuva adresu naredne instrukcije, IR koji cuva opkod tekuce instrukcije i MAR u kome je smetena memorijska adresa. Sekvenca mikrooperacija koja postoji kod faza pribavljanja i izvrenja tipicnih instrukcija sa sl. 2a prikazana je na sl. 2b. ACC je usko grlo ovih procesora i to je njihov najveci nedostatak.

Medutim, znatno poboljanje u odnosu na akumulatorsku arhitekturu procesora se postie kada se ACC zameni grupom registara, koji se nazivaju registri opte namene ili registarsko polje. 5.CPU sa registrima opte namene, Program se nalazi u memoriji. Izvrenje programa pocinje kada se PC postavi na vrednost koja ukazuje na adresu prve instrukcije u programu. Sadrzaj PC-a se prenosi u MAR i generie se upravljacki signal Read (citanje) koji se predaje memoriji. Nakon odredenog vremena , koje odgovara vremenu pristupa memoriji, cita se iz memorije adresirana rec, u ovom slucaju je to

prva instrukcija u programu I smeta u registar MDR. Zatim se sadraj MDR-a prenosi u IR, posle cega je instrukcija spremna za dekodiranje i izvrenje. Kada je instrukcijom specificirano dase operacija obavi od strane ALU-a neophodno je da se pribave operandi. Ako seoperand nalazi u memoriji (moe biti i u nekom od registara R0 Rn ) on treba da se pribavi na taj nacin to se njegova adresa alje u MAR i inicira ciklus Read. Cita se operand iz memorije i smeta u MDR, a zatim prenosi iz MDR-a na ulaz ALU-a. Na ovaj nacin se moe pribaviti jedan ili vie ALU-ovih operanada. Kada su operandi spremni (prisutni na ulazima ALU-a) izdaje se komanda ALU-u da obavi operaciju. Rezultat ove operacije moe da se smesti u ACC, neki od registara R0 Rn ili u memoriju. Kada se smeta u memoriju on se prvo upisuje u MDR. Adresa lokacije gde se rezultat smeta se predaje u MAR i inicira ciklus Write (upis). U toku izvrenja instrukcije, sadraj PC-a se inkrementira kako bi pokazivao na instrukciju u programu koju treba izvriti kao narednu. Na ovaj nacin izvrenje naredne instrukcije moe da pocne odmah nakon izvrenja tekuce.

6. Naini adresiranja (opte) Svakom instrukcijom se specificira lokacija jednog ili veceg broja operanada koji su potrebni radi izvrenja instrukcija. Operand moe biti u glavnoj memoriji, u jednom od registara ili sadran u samoj instrukciji. Adresni nacin rada odreduje gde se precizno nalazi eljeni podatak, tj. gde je njegova efektivna adresa, EA. Drugim recima, specifikacija adresnog nacina rada, koja je sadrana u okviru instrukcije odreduje kako procesor treba da koristi bitove instrukcije i ostale informacije da bi izracunao efektivnu adresu. Zbog toga se u formatu instrukcije, adresnom delu dodaje jo jedno polje, tzv. modifikator (sl. 1). Modifikator uobicajeno sadri informaciju kojom se opisuje nacin adresiranja i ukazuje o dodatnim uslovima koji se odnose na pristup podacima ili na nacin izvrenja operacija. U zavisnosti od toga kako se vri formiranje efektivne adrese razlikujemo nekoliko nacina adresiranja: Apsolutno adresiranje je takav nacin adresiranja kod koga adresa u instrukciji specificira lokaciju operanda bez koricenja bilo koje dodatne informacije. Taj tip efektivne adrese zove se apsolutna adresa. Razlikujemo vie nacina apsolutnog adresiranja i to: - neposredno adresiranje - direktno adresiranje - implicitno adresiranje Indirektno adresiranje je takav nacin adresiranja kod koga adresa u instrukciji ne specificira memorijsku lokaciju operanda, vec lokaciju u kojoj se nalazi adresa operanda. Razlikujemo sledeca dva nacina indirektnog adresiranja: - indirektno adresiranje preko memorije - registarsko indirektno adresiranje Relativno adresiranje je takav nacin adresiranja kod koga polje operanda sadri relativnu adresu (D displacement, offset) ili razmetaj, a kompletna adresa operanda formira se od strane CPU-a. Instrukcijom se, takode, eksplicitno ili implicitno identifikuju ostale memorijske lokacije koje sadre dodatnu adresnu informaciju. Efektivna adresa operanda, EA, predstavlja neku

funkciju f (R0,R1,...,Rn,D) . U najvecem broju slucajeva adresnom operanadu, iz skupa adresnih registara opte namene, pridruuje se jedinstveni adresni registar Ri , a nakon toga efektivna adresa se izracunava dodavanjem D sadraju Ri , tj. EA = Ri + D. Razlikujemo sledece nacine relativnog adresiranja: - PC relativno - Bazno-registarsko adresiranje - Indeksno adresiranje - Autoindeksiranje - Adresiranje magacina - Kombinovano (multikomponentno) adresiranje 7.Tipovi instrukcija Skup instrukcija predstavlja jednu od kljucnih osobina arhitekture racunara jer opisuje mogucnosti racunarskog sistema, a u sutini cini ga specifican skup operacija koje dati sistem moe da obavi. Osnovni zahtevi koje skup instrukcija maine treba da ispuni su da treba da bude: a) Kompletan. To znaci da je koricenjem instrukcija iz ovog skupa moguce napisati program na mainskom jeziku za izracunavanje proizvoljne funkcije, uz koricenje raspoloivog memorijskog prostora. b) Efikasan. Ovo ukazuje na to da funkcije koje se cesto zahtevaju treba da se: 1.izvre brzo, to predstavlja vremensku efikasnost i 2. implementiraju to kracim nizovima instrukcija, to predstavlja prostornu efikasnost. c) Regularan. Ovo podrazumeva da skup instrukcija treba da sadri ocekivane opkodove i adresne nacine rada, cime se obezbeduje manipulacija nad svim tipovima podataka. d) Kompatibilan. To znaci da skup instrukcija treba da bude usaglaen sa ranije definisanim skupom instrukcija, tj. sa arhitekturama onih procesora koje poseduju prethodne maine iz njegove familije (npr. procesori 8088/ 80286/ 80386/ 80486/ Pentium). Produavanje ivotnog veka arhitekture proirivanjem stare arhitekture, tj. dodavanjem novih elemenata uz uvaavanje savremenih zahteva, ima za posledicu znacajnu utedu u ceni, kako hardvera, tako i softvera. e) Simetrican. Ovaj zahtev podrazumeva da se isti skup adresnih nacina rada moe primeniti za pristup operandima u svim instrukcijama. f) Prilagoden savremenoj implementaciji. To znaci da skup instrukcija mora biti prilagoden zahtevima savremenih implementacionih tehnologija. Jedan od njih je protocnost u radu procesora, to podrazumeva: to vecu ujednacenost obima aktivnosti u instrukcijama, mogucnost preklapanja izvrenja operacija, mogucnost preuredenja instrukcija u programima itd. Kod vecine racunara instrukcije se mogu klasifikovati u sledece tri kategorije: 1. Instrukcije za prenos podataka. Pomocu njih se vri prenos podataka (kopiranje) iz jedne lokacije u drugu, bez izmene sadraja binarne informacije. 2. Instrukcije za manipulisanje podacima. Ovo su instrukcije pomocu kojih se obavljaju: aritmeticke operacije, logicke operacije i operacije pomeranja. 3. Instrukcije programskog upravljanja. Ove instrukcije menjaju sekvencu programskog izvrenja. 8.Upravljaka jedinica UJ Vec smo videli da se procesor moe podeliti na stazu podataka (ALU, registri za cuvanje podataka i adresa) i upravljacku jedinicu (control unit). Staza podataka obavlja aritmeticke operacije, a upravljavljacka jedinica ukazuje stazi podataka, memoriji i U/I uredajima ta da urade u zavisnosti od sadraja instrukcije u programu. Upravljacka jedinica se standardno realizuje kao konacni automat (Finite State Machine FSM). Osnovna uloga upravljacke jedinice je da pribavlja instrukcije iz memorije. Ona interpretira ili izvrava instrukcije generisanjem odgovarajucih signala pomocu kojih se upravlja stazom podataka. Generisanje signala se vri u pravom trenutku i u korektnoj sekvenci. Upravljacka jedinica treba da realizuje sledece dve osnovne funkcije: - sekvenciranje instrukcija odnosi se na nacin kako procesor bira koje ce se instrukcije izvravati, tj. kako se upravljanje procesora prenosi sa jedne instrukcije na drugu. Najjednostavniji nacin da se upravlja tokom izvrenja programa, tj. sekvence je da se svakom instrukcijom eksplicitno specificira adresa naredne instrukcije. Nedostatak ovog pristupa je to se automatski povecava obim instrukcije, odnosno kapacitet memorije gde se instrukcije cuvaju. Alternativni pristup za reavanje ovog problema je, ukoliko se instrukcije nalaze na sukcesivnim lokacijama, da se nakon pribavljanja tekuce instrukcije iz memorije, PC automatski inkrementira i pokazuje na novu instrukciju koju treba pribaviti. Medutim, ukoliko se instrukcije ne nalaze na sukcesivnim lokacijama, neophodno je raspolagati tzv. instrukcijama grananja koje ce prenositi upravljanje izmedu instrukcija. - interpretaciju instrukcija - tako to aktivira upravljacke signale koji se prosleduju spoljanjem svetu preko upravljackih linija. Na sl. 1 prikazane su najvanije grupe upravljackih linija koje se povezuju na upravljacku jedinicu. Tako, interni upravljacki signali upravljaju radom procesne

jedinice; spoljni upravljacki signali upravljaju radom spoljnih komponenta kao to je citanje ili upis u memoriju (MR, MW), citanje I upis U/I uredaja (IOR, IOW), a takode ukazuju na stanje procesora (prekid, upis, citanje, itd); spoljni ulazni upravljacki signali ukazuju na stanje sistema van CPU-a, npr. Reset (postavljen sistem u pocetno stanje), Ready (ukazuje da memorija ili periferija nije spremna da komunicira sa CPU-om brzinom koju on ocekuje od nje), Buss Error (greka na magistrali) ; odluke zavisne od podataka cije stanje ukazuje na osobinu rezultata generisanog prethodnom instrukcijom (reultat je nula, rezultat je pozitivan ...); instrukcija ukazuje na tip operacije koja treba da se obavi. Struktura savremenih upravljackih jedinica se zasniva na jednom od sledeca dva pristupa generisanja upravljackih signala: - UJ sa direktnim upravljanjem (hardverski organizovana UJ) i - mikroprogramski organizovana UJ (organizacija pomocu sekvence I mikroinstrukcija). Upravljacka jedinica sa direktnim upravljanjem (hardwired control) realizuje se kao sekvencijalno logicko kolo koje je u cilju postizanja maksimalne brzine u radu projektovano sa minimalnim brojem komponenata. Kada je jedanput projektovano, male izmene iziskuju potpuni redizajn kola. Projektovanje upravljacke jedinice sa direktnim upravljanjem se zasniva na kompromisu izmedu kolicine ugradenog hardvera i cene, s jedne strane, i brzine rada s druge strane. Metode projektovanja upravljackih jedinica sa direktnim upravljanjem su pogodne za projektovanje manjih upravljackih jedinica kakve uglavnom srecemo kod neprogramibilnih kontrolera i RISC procesora. Nezavisno od raznovrsnosti izvodenja, metode koje se najcece koriste za realizaciju upravljacke jedinice se zasnivaju na a) tabeli stanja, b) elementima za kanjenje I c) brojackoj sevenci. 9.RAM I ROM ROM Samoocitljive memorije (ROM Read Only Meomory) spadaju u grupu kombinacionih mrea, mada bi se, na osnovu njihovog naziva pogreno moglo zakljuciti da se radi o memorijskom kolu. ROM ima ima skup lokacija u kojima je sadraj upisan posebnim postupkom koji se zove programiranje ROM-a, najcece u samom procesu fabrikacije - proizvodnje (maskiranje ROM-a). Jednom upisan sadraj u ROM dalje se moe samo citati, a ne moe se menjati i brisati. Pored ovog, pomenucemo jo neke tipove ROM-a, koji imaju specificne nacine programiranja. To su: -PROM (Programable ROM), koja iz proizvodnje izlazi kao prazna, programira se samo jednom, elektricnim putem, koricenjem posebnih uredaja programatora PROM-a. - EPROM (Eraseable PROM), ciji se sadraj moe obrisati, nakon cega se moe ponovo programirati. Zavisno od nacina brisanja sadraja EPROM-a razlikuju se UVEPROM (Ultra Violet Eraseable PROM), kod kojih sebrisanje vri koricenjem ultravioletnog svetla i EEPROM (Electrical Eraseable PROM), kod kojih se brisanje vri elektricnim putem. Njihova prednost je to se mogu brisati i reprogramirati veci broj puta. ROM ima odredeni broj ulaza, m , kao i odredeni broj izlaza, n . Sadraj u ROM se upisuje u toku fabrikacije na osnovu tablice istinitosti, ispunjene prema potrebi korisnika. Svaki ROM se sastoji iz dva dela: dekoderskog i koderskog. Dekoder slui za odredivanje adrese i naziva se adresni dekoder. Koderski deo mree u stvari predstavlja fiksnu memoriju. Kapacitet ROM memorije je jednak n 2m . RAM Memorije se realizuju sa RAM memorijama kojih ima dva tipa: dinamike RAM memorije (DRAMDynamic RAM) i statike RAM memorije (SRAMStatic RAM). Za realizaciju glavne memorije obino se koristi DRAM, a za realizaciju ke memorije SRAM. Neke karakteristike ovih memorija relevantne za njihovo korienje pro realizaciji glavne I ke memorije razmatraju se u daljem tekstu. avanje (refreshing) da ne bi dolo do gubitka informacije. Interno je memorijski ip organizovan kao jedna pravougaona matrica, koja se sastoji od odreenog broja vrsta i kolona. Struktura adrese je takva da pola adresnih bitova predstavlja adresu vrste, a pola adresu kolone. Sa porastom kapaciteta DRAM ipova, rastao je i broj potrebnih adresnih linija, a time i broj pinova na ipu. Vei broj pinova na ipu poveava cenu ipa. Zbog toga se obino vri multipleksiranje adrese, to smanjuje na pola broj pinova adrese. Tada se najpre generisanjem signala RAS (row access strobe) alje prva polovina adrese koja predstavlja broj vrste, a zatim, generisanjem signala CAS (column access strobe), alje druga polovina adrese koja predstavlja broj kolone. Osveavanje DRAM se moe realizovati tako da se osveavaju istovremeno svi bitovi u vrsti. Poto je memorijska matrica pravougaonik ili kvadrat, a osveavanje je na nivou vrsta, broj koraka za osveavanje odgovara broju vrsta, a to je priblino kvadratni koren kapaciteta DRAM. Ako se uzme da se kolona mora osveavati nasvakih 10 ms, da je kapacitet ipa 1 Mbit, to znai da ima 103 vrsta i 103 kolona, i da je vreme pristupa 100 ns,

dobija se totalno vreme osveavanja ipa 100 s. To znai da grubo gledano vreme osveavanja (100 s) odnosi 1% ukupnog vremena (10 ms). Zbog periodinih osveavanja memorija realizovana sa DRAM-om povremeno nije raspoloiva. Uz sve ovo dinamika priroda kola u DRAM-u zahteva da se posle svakog itanja proitani podatak ponovo upie. Kao posledica ovoga kod DRAM je vreme ciklusa due od vremena pristupa. Ovome treba jo dodati i vreme potrebno za osveavanje. SRAM koristi etiri do est tranzistora za smetanje jednog bita, ime se spreava kvarenje sadraja bita pri itanju. Stoga i nema potrebe za novim upisom po itanju, niti za osveavanjem. Zbog toga je kod SRAM-a vreme ciklusa i vreme pristupa isto. Kod DRAM-a cilj je to je mogue vei kapacitet pa tek onda brzina, dok je kod SRAM-a cilj to je mogue vea brzina, pa tek onda kapacitet. Kao posledica ovakvih ciljeva adresne linije su multipleksirane kod DRAM, dok kod SRAM nema multipleksiranja adresnih linija. Za memorije projektovane u uporedivim tehnologijama, kapacitet DRAM-ova je 4 do 8 puta vei od kapaciteta SRAM-a. Vreme pristupa SRAM-ova je 8 do 16 puta krae nego DRAMova, ali je i njihova cena 8 do 16 puta vea. Za realizaciju glavne memorije obino se koristi DRAM, a za realizaciju ke memorije SRAM. Jedno od pravila kojeg se pridravaju projektanti raunara je da kapacitet glavne memorije treba da se poveava linearno sa poveanjem brzine procesora, da bi se procesor I memorija ponaali kao dobro izbalansiran sistem. Takve zahteve moe da ispuni, kada je re o ceni, jedino DRAM. Naalost, kapaciteti DRAM-a rastu sporije nego to se poveavava brzina procesora. Ovaj problem se ublaava korienjem ke memorije izmeu procesora I glavne memorije. Meutim, poveavanje kapaciteta kea ili uvoenje vie nivoa keeva je sa aspekta cene kotanja prihvatljivo samo do odreene granice. Zbog toga se koriste odreene tehnike organizacije glavne memorije kojima se kroz poveanje propusne moi (bandwidth) glavne memorije poboljavaju performanse ke memorije i time problem dispariteta u rastu brzine procesora i kapaciteta DRAM-a ublaava. Te tehnike su predmet daljih razmatranja. 10.Ke memorija Naziv ke memorije potie od rei cache memory, to u prevodu znai skrivena memorija. Skrivena u smislu da je realizovana hardverski, da je skrivena od programera, tj. programer ne moe da utie na ke memoriju. Razlog za postojanje ke memorije je taj, to su normalni DRAM ipovi suvie spori u odnosu na frekvenciju takta procesora, koji zato mora da eka za dodatne cikluse takta da bi dobio podatke iz DRAM-a. Zato se izmeu DRAM-a i CPU-a implementira brza statika memorija (SRAM), poznata kao ke. U ke memoriji nalaze se oni sadraji iz radne memorije kojima se najee pristupa. Pri itanju podataka prvo se proverava da li se podaci nalaze u keu, a potom, ukoliko ih tu nema pristupa se radnoj memoriji. Poto je vreme pristupa ke memoriji veoma brzo (za red veliine manje od vremena prisrupa radnoj memoriji), tako od ke memorije u najveoj meri zavise performanse procesora, pa se sa poveanjem ke memorije znaajno poveavaju performanse i samih procesora, kao i raunara u celini. Ke sadrzi kopiju glavne memorije. Kada processor pokuava da proita re iz memorije on najpre proverava da li je u keu. Ako je to tano (ke pogodak) , traena re se ita iz kea. Ako to nije tano ( ke promaaj), blok podataka ( fiksiranog broja rei) se uitava u ke memoriju iz glavne memorije i potom predaje procesoru. Zbog lokalnosti reference velika je verovatnoa da e I budue memorijske reference biti iz istog bloka podataka. Ako glavna memorijska re ima 2n rei I ako su blokovi fiksne duine K rei, onda je njihov broj M=2n/K. Ke se sastoji os C linija (C<<M) od po K rei. Svaka linija sadrzi polje TAG koje indetifikuje blok iz memorije I obino je deo memorijske adrese. Za svaki sadraj u ke memoriji mora da se vodi evidencija koji je sadraj iz radne memorije u ke memoriji. Taj postupak se zove mehanizam ili tehnika preslikavanja. Postoje tri tehnike preslikavanja : Direktno Asocijativno Set-asocijativno preslikavanje. 11. Sekundarna memorija Sekundarna memorija je memorija koja nije direktno dostupna procesoru raunara preko njegovih glavnih magistrala (adresnih i za podatke). Da bi se dolo do sadraja sekundarne memorije on prvo mora da se (privremeno) prebaci u primarnu (radnu) memoriju, a po zavretku obrade (ukoliko je to potrebno) "vrati", odnosno adekvatno aurira odgovrajui sadraj sekundarne memorije. Za razliku od radne memorije, sadraj sekundarnih memorija ne gubi se nakon iskljuivanja napajanja. U sekundarnim memorijama smeteni su operativni sistem, programi i podaci koji se obrauju. Glavna memorija je namenjena za smetaj podataka i programa koje se aktivno koriste

(sve lokacije moraju biti direktno adresibilne), a ureaji za masovno memorisanje se koriste za smetaj programa i podataka koji se aktivno ne koriste u tom trenutku. Ureaj za masovno memorisanje moe koristiti magnetni ili optiki sistem zapisa. Za prisup sekundarnoj memoriji potrebni su dodatni sistemi i esto mnotvo procesorskih instrukcija radi kontrole tih dodatnih sistema. Zbog toga je pristup sekundarnoj memoriji I daleko komplikovaniji i sporiji nego primarnoj memoriji. Hard disk se sastoji od metalnih ploa koje se vrte oko jedne osi s pomou elektromotora koje su sastavljene i smetene u zatvorenom i vrstom kuitu. Tvrdi diskovi se obino okreu brzinom od 5 400, 7 200 ili 10 000 RPM (obretaja u minuti). Glave diska (feritne glave) nalaze se na posebnoj ruici ije kretanje regulie ureaj aktuator(pobuiva). On pozicionira glavu diska tono iznad odreene staze u kojoj se nalaze traeni podaci. Glavni elementi hard diska su jedna ili vie okruglih ploa od nemagnetnog materijala, koje su vezane zajednikom osovinom. Ploe su sa obe svoje strane presvuene tankim slojem magnetnog materijala, na koji se upisuju podaci i sa kojeg se kasnije, kada su potrebni, oitavaju. Elektroniki dio kontrolie itanje i pisanje podataka, dok motor okree ploe, naravno sve je to napravljeno jako precizno. Magnetna ploa je skoro najbitniji deo, i taj deo se okree, danas najee brzine su 5400, 7200 i vie rpm (rotacija po minuti), dok se kazaljka (ili ruka aktuatora) kree po ploi koja je izuzetno precizna i lagana, a uz to i brza. Moderni hard diskovi se ne razlikuju bitno u pogledu delova koji ih sainjavaju. Gledano spolja, na prosenom hard disku se najpre uoava tampana ploa na kojoj su smetene komponente koje upravljaju radom ureaja i obezbeuju stabilno napajanje svih mehanikih i elektronskih komponenti. Na ovoj ploi se nalaze stabilizatori napona, kontroler, ROM u koji je smeten firmver i RAM koji se koristi za keiranje podataka. ROM hard diska je posebno znaajan zato to pored firmvera sadri i takozvane adaptive, podatke koji su razliiti za svaki pojedinani hard disk, a koji omoguavaju da ba ta glava radi ba sa tim motorom i ba tim ploama. Po otvaranju hard diska, prvo to upada u oi jesu ploe na kojima se smetaju podaci. U poetku su ploe u potpunosti bile izraene od feromagnetnog materijala i njihov prenik je iznosio i do jednog metra, dok je njihov kapacitet bio izuzetno mali u poreenju s dananjim ploama. Moderni hard diskovi koriste ploe koje su najee izraene od neke vrste plastike i presvuene slojem feromagnetnog materijala. Pri izradi ploa se posebno obraa panja na njihov oblik: pored toga to moraju biti izbalansirane kako ne bi unosile horizontalne vibracije u ureaj, tolerancija neravnina na povrini je veoma mala. 12. Optiki diskovi (CDROM), Optiki disk je svaki medij koji se koristi za elektronsko skladitenje podataka u digitalnom obliku, koji se mogu zapisati i itati pomou optikog mehanizma za skeniranje koristei izvor svetlosti visoke gustine, kao to je laserski zrak, bez obzira na format diska; Optiki diskovi se po svojem obliku i grai razlikuju prema vrsti optikog zapisa koji koriste. Prvi optiki diskovi bili su laserski diskovi, koji zapravo nikad nisu dostigli masovnu proizvodnju. Laserski disk je u sredini imao tanak sloj aluminijuma prekriven prozirnim plastinim materijalom. Optiki zapis je raen tako da je taj tanki aluminijumski sloj imao niz malih neravnina na inae glatkoj povrini. Zapis se itao fokusiranim zrakom svetla, tako da je merena jaina odbljeska svetlosti. Tamo gde je aluminijumska povrina bila ravna, odbljesak je bio jak. Tamo gde je bila udubljena odnosno izboina, svetlo bi se rasprilo pa je odbljesak bio slab. Kako kompakt diskovi uvaju audio signal u digitalnom formatu, to su svakako pogodni za uvanje drugih vrsta informacija, koje mogu biti reprezentovane u digitalnoj formi. 1984, Philips i Sony su realizovali Compact Disk - Reading Only Memory specifikaciju poznatu kao Yellow Book. U ovoj knjizi postoje svi neophodni detalji koji se nadograuju na Red Book (audio diskovi), u cilju uvanja kompijuterskih podataka, odnosno podataka bilo koje vrste. Fiziki parametri CD-ROM-a su skoro identini onima definisanim u Red Book-u, ali CD-ROM se razlikuje od CD Audio diskova u sledeem: 1. podaci na CD-ROM-u su podeljeni u sektore koji sadre podatke sa raunara i kodove za korekciju greaka 2. podaci su sadrani u fajlovima i zbog toga je neophodan fajl sistem tako da se zahtevanim fajlovima moe pristupiti brzo i lako. Korisnik obino ne mora da zna nista o strukturi sektora, ali mora da bude svestan strukture fajlova na CD-ROM-u. Danas postoje nekoliko formata koji se baziraju na specifikaciji CD-ROM i tako pokrivaju potrebne aplikacije koje se na njih smetaju. CD-ROM diskovi su namenjeni za itanje od strane CD-ROM ureaja. CD-ROM ureaji su standardne komponente skoro svake raunarske konfiguracije. Mnoge igrake konzole takoe imaju integrisan ovakav ureaj. DVD-ROM ureaji, koji sada zamenjuju CD-ROM ureaje, itaju bez problema sve CD-ROM diskove. CD-ROM ima nekoliko prednosti u odnosu na prethodne medijume za skladitenje podataka, ali takoe i nekoliko nedostataka. kapacitet CD-ROM-a je 700 MB podataka, to je kapacitet od preko 400 disketa visoke gustine podacima na CD-ROM-u se moe mnogo brze pristupiti nego to je sluaj sa npr. trakom, ali CDROM-ovi su sporiji od hard diskova

 kao i kod audio diskova, nije mogue nasnimavati nove podatke na ve nasnimljeni CD-ROM Podaci smeteni na CD-ROM-u su podeljeni u sektore koji su ekvivalentni audio blokovima na audio disku. Na normalnoj (1x) brzini rada, proita se 75 sektora svake sekunde. Za dvostruku brzinu (2x) broj proitanih sektora raste na 150 i tako dalje. Vreme pristupa, koje predstavlja vreme dok ureaj ne pronae startnu poziciju na disku odakle treba itati podatke, smanjuje se sa poveanjem brzine rotacije diska.