UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS FACULTAD DE INGENIERIA ELECTRONICA LABORATORIO DE CIRCUITOS DIGITALES II LAB.

5 : Anlisis y Diseo de Circuitos Secuenciales: Modelos tipo Moore y tipo Mealy Profesor: Ing. Oscar Casimiro Pariasca I. OBJETIVO: 1. Verificar y/o disear circuitos secuenciales tipo Moore y tipo Mealy. II. MATERIALES y EQUIPO : - Protoboard, cables de conexin. - CI TTL: 74LS74, 74LS76, 74LS109, 74LS164, 74LS161, 74LS374, 74LS375, otros. - Resistencias : 120 OHM, Watt; Leds. Displays, etc - Fuente C.C. +5 voltios; VOM; ORC; Generador de Pulsos. III. CUESTIONARIO PREVIO 1. Cual es la diferencia entre circuitos secuenciales del tipo Moore y del tipo Mealy. Explique. 2. Disear un circuito secuencial utilizando Flip Flops, que implemente el siguiente diagrama de transicin de estados :

Obtenga la tabla de estados, las ecuaciones de entradas, salida y de estados. A partir de la tabla, obtenga funciones simplificadas. Utilize para su diseo: a) Flips Flops tipo JK b) Flip Flops tipo D

3. Disear un circuito secuencial utilizando Flip Flops, que implemente el siguiente diagrama de transicin de estados : Obtenga la tabla de estados, las ecuaciones de entradas, salida y de estados. A partir de la tabla, obtenga funciones simplificadas. Utilize para su diseo: 4. a) Flips Flops tipo JK b) Flip Flops tipo D

Para los siguientes circuitos secuenciales: disear los circuitos secuenciales si fuera el caso deducir las ecuaciones caractersticas, la tabla y el diagrama de estado de cada circuito. Mostrar los diagramas de tiempo correspondientes para 10 pulsos de reloj:

Ejemplo 1 de Diseo.

Definicin del problema: Disear e implementar un circuito secuencial utilizando flip flops tipo JK, para controlar una bomba de agua que cumpla con las siguientes caractersticas: El controlador a disear debe de contar con las siguientes entradas: Tanque de agua Lleno Tanque de agua Vaco Cisterna de agua Lleno Cisterna de agua Vaco Como salida se debe de considerar La bomba de agua B El control debe de funcionar de la siguiente forma: La bomba debe de encender solo si el Tanque est vaco y la cisterna est llena La bomba se debe de apagar si el tanque se llena la cisterna esta vaca De las condiciones de operacin as como del modo de operacin, podemos definir DOS estados, bsicos. - Motor Encendido (Estado cero) - Motor Apagado (Estado uno) Justifique si es una mquina de Moore o de Mealy. Ing. Oscar Casimiro Pariasca Sem. 2013- 2

Ejemplo 2 de Diseo.

Definicin del problema: Para el circuito secuencial tipo Moore, mostrado en la figura, deducir las ecuaciones caractersticas, la tabla y el diagrama de estado del circuito. Utilize Flip-flop tipo J-K (74LS76 y/o otros adicionales.

Ejemplo 3 de Diseo.

Definicin del problema: Para el circuito secuencial tipo Mealy, mostrado en la figura, deducir las ecuaciones caractersticas, la tabla y el diagrama de estado del circuito. Utilize Flip-flop tipo J-K (74LS74 y/o otros adicionales.

5.

ANALIZAR LOS CIRCUITOS DE LA PARTE EXPERIMENTAL Y VERIFICAR CON UN SIMULADOR (PROTEUS otro) EL FUNCIONAMIENTO DE ESTOS CIRCUITOS. ANEXAR SUS ARCHIVOS FUENTE DE SIMULACIN.

IV. PARTE EXPERIMENTAL: 1. Implementar los circuitos del cuestionario previo. Presentar y deducir las ecuaciones caractersticas, la tabla, el diagrama de estado, el diagrama de tiempos, etc.

V. CUESTIONARIO FINAL:
1. Analize y explique el funcionamiento de los circuitos de la parte experimental. Presentar el diagrama de tiempos de los circuitos del experimento. Presentar las tablas de transicin, diagramas de estados, etc. Indique a que tipo de circuito secuencial corresponde cada uno de los que ha analizado. Se puede utilizar un tipo de flip-flop para implementar otros tipos de flip-flop. Dibujar las tablas de estado para las siguientes preguntas. Debe mostrar la entrada (D), las salidas ( Q, Q+) y cada entrada al flip-flop en su tabla de estado. a) Utilize flip-flop J-K para implementar un flip-flop tipo D b) Utilize flip-flop T para implementar un flip-flop tipo D

2.

3. Dada una seal de reloj de 100 MHz, disee un circuito usando flip-flops tipo D para generar seales de reloj de 50 y 25 MHz. Trace un diagrama de tiempo para las tres seales de reloj, suponiendo retrasos razonables. 4. Dado el circuito de la figura, determinar la secuencia de salida serie por QD si los estados iniciales de los biestables son QA=1, QB=1, QC=1 y QD=0.

Ing. Oscar Casimiro Pariasca Sem. 2013- 2

5.

Disear un sistema Mealy con una entrada X y una salida Z de tal forma que Z = 1 si X es actualmente 1 y tambin ha sido 1 en los dos pulsos de clock anteriores. Disear un sistema Moore con una entrada X y una salida Z que ser 1 si en la entrada ocurrieron tres 0 consecutivos ms recientemente que tres 1 consecutivos. ANALIZAR LOS CIRCUITOS DEL CUESTIONARIO FINAL Y VERIFICAR CON UN SIMULADOR (PROTEUS otro) EL FUNCIONAMIENTO DE ESTOS CIRCUITOS. ANEXAR SUS ARCHIVOS DE SIMULACIN.

6.

7.

Conclusiones.

Ing. Oscar Casimiro Pariasca Sem. 2013- 2