Anda di halaman 1dari 27

MAKALAH FLIP-FLOP

D I S U S U N

O L E H MUHAMMAD NOOR RAMADHAN S.NUR RIZKIANAH

X TEKNIK OTOMASI INDUSTRI SMKN1 BONTANG

FLIP FLOP
Pada elektronik, Flip-Flop atau latch merupakan sirkuit elektronik yang memiliki dua arus stabil dan dapat digunakan untuk menyimpan informasi. Sebuah flip-flop merupakan multivibrator-dwistabil. Sirkuit dapat dibuat untuk mengubah arus dengan sinyal yang dimasukkan pada satu atau lebih input kontrol dan akan memiliki satu atau dua output. Ini merupakan elemen penyimpanan dasar pada Logika Sekuensial. Flip-flop dan latch merupakan bangunan penting dalam sistem elektronik digital yang digunakan pada komputer, komunikasi dan tipe lain dari sistem. Flip-flop dan latch digunakan sebagai elemen penyimpan data, seperti penyimpan data yang dapat digunakan untuk menyimpan memori, seperti sirkuit yang dijelaskan pada logika sekuensial. Ketika menggunakan Read-only Memory, output dan keadaan selanjutnya tidak hanya bergantung pada input awalnya saja, namun pula pada keadaan yang sekarang. Flip-flops juga dapat digunakan untuk menghitung detak, dan untuk mengsinkronisasikan input signal waktu variable untuk beberapa signal waktu yang direferensi. Flip-flop dapat digunakan secara sederhana tau clock; yang paling sederhana dinamakan latch.Flip-flop dan latch digunakan sebagai elemen penyimpanan data. Penyimpanan data ini digunakan untuk menyimpan state (keadaan) pada ilmu komputer, dan sirkuit ini merupakan logika sekuensial. Saat digunakan di mesin finite-state, hasil keluaran dan state selanjutnya bergantung bukan hanya kepada keadaannya saat ini, namun juga kepada state saat ini (dan, karena itu, masukan sebelumnya). Sirkuit juga dapat digunakan untuk menghitung bunyi teratur dan sinkronisasi sinyal. Flip-flop adalah sebuah media penyimpanan biner satu bit [memory satu bit ] yang dapat menyimpan 0 dan 1 keluaran fli flop dapat berubah jika diberikan pemicu sinyal clock.jenis flip flop misalnya adalah flip flop RS,flip flop D,flip flop JK,flip flop T. Flip flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan.Prinsip dasar dar flip flop adalah suatu komponen elektronika dasar seperti transistor,resistor, dan dioda uang dirangkai menjadi suatu gerbang logika yang dapat bkerja secara sekuensial.

Gerbang AN,OR, dan NOT adalah unsur pembuat keputusan dengan bahan dasr ini para teknisisi dan isnyur membuat rangkaian yang dapat mengenal kata menkonversi decimal ke biner melakukanya operasi aritmatika dan melaksanakanya operasi logika Flip flop merupakan alat memory yang paling banyak digunakan dalam jaringan berurutan.Pada dasarnya flip flop merupakan alat memory yang dapat mengansumsikan posisi pada satu dari dua output stabil, yang mempunyai sepasang output kompelementer dan yang mempunyai satu atau lebih input yang dapat menyebabkan posisi output berubah.Beberapa jenis flip flop umum dideskripsikan dalam unit ini.

SEJARAH FLIP FLOP


Awalnya dinamai Sirkui Pemicu Eccles-Jordan dan berisi dua elemen aktif (tabung vakum).Seperti versi sirkuit dan transistornya yang sering dijumpai pada komputer walaupun setelah penemuan dari sirkuit integrasi, melalui flip flop yang dibuat dari gerbang logika yang kita kenal sekarang.

PENGERTIAN FLIP FLOP


Flip-flop adalah rangkaian digital yang digunakan untuk menyimpan satu bit secara semi permanen sampai ada suatu perintah untuk menghapus atau mengganti isi dari bit yang disimpan. Prinsip dasar dari flip-flop adalah suatu komponen elektronika dasar seperti transistor, resistor dan dioda yang di rangkai menjadi suatu gerbang logika yang dapat bekerja secara sekuensial Rangkaian Sequensial dan Flip-flop

1. Perbedaan dari rangkaian kombinasional dan sekuensial Rangkaian kombinasional terdiri dari gerbang logika yang memiliki output yang selalu tergantung pada kombinasi input yang ada. Rangkaian kombinasional melakukan operasi yang dapat ditentukan secara logika dengan memakai sebuah fungsi boolean.

Rangkaian sekuensial merupakan rangkaian logika yang keadaan outputnya tergantung pada keadaan input-inputnya juga tergantung pada keadaan output sebelumnya. Rangkaian ini juga didefenisikan sebagai rangkaian logika yang outputnya tergantung waktu. 2. Perbedaan dari : Truth table, state table, characteristic table, exitation table serta perbedaan dari Boolean equation, state equation, characteristic equation, flip-flop input equation. Bagian A Turth Table merupakan suatu tabel yang menyajikan beragam kombinasi inputan dari suatu fungsi beserta output yang dihasilkan, dalam penyajianya biasa terdapat potonganpotongan fungsi jika fungsi yang ingin disajian tersebut panjang.

State Table merupakan tabel yang menyajikan satu-persatu input, output, dan susunan flip-flop yang ada.

Characteristic Table merupakan defenisi dari sifat-sifat logika dari sebuah rangkaian flipflop dengan menjelaskan operasinya yang disajikan dalam bentuk tabel.

Exitation Tabel merupakan tabel yang digunakan untuk menunjukkan input yang digunakan untuk perubahan state awalan. Bagian B Boolean Equation berfungsi untuk mendefenisikan suatu fungsi dalam rangkaian menggunakan bilangan biner yang terdiri angka 0 dan 1 serta symbol operasi logika.

State Equation berfungsi untuk menetapkan suatu fungsi dari state lanjutan sebagai sebuah fungsi dari state awalan sebagai fungsi dari state awal dan input.

Characteristic Equation berfungsi untuk menjelaskan sifat-sifat logika dari sebuah rangkaian flip-flop (seperti pada Characteristic Table) dalam bentuk aljabar.

Flip-flop Input Equation merupakan bagian dari rangkaian yang menghasilkan input untuk ragkaian flip-flop secara aljabar, menggunakan kumpulan fungsi boolean.

3. Penjelasan dari bebereapa flip flop : D Flip-flop merupakan salah satu jenis flip-flop yang dibangun dengan menggunakan flipflop S-R. Perbedaannya dengan flip-flop S-R terletak pada inputan R, pada D Flip-flop inputan R terlebi dahulu diberi gerbang NOT, maka setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda pada input S-R, dengan demikian hanya akan terdapat dua keadaan S dan R yairu S=0 dan R=1 atau S=1 dan R=0, jadi dapat disi.

Master Save D Flip-flop merupakan rangkaian flip-flop yang memiliki 2 latch D dan sebuah inverter. Latch yang satu bernama Master dan yang kedua bernama Slave. Master D hanya akan mendeskripsikan diktat yang outputnya hanya dapt diganti selama ujung negatif jam.

JK Flip-flop merupakan rangkaian flip-flop yang dibangun untuk megantisipasi keadaan terlarang pada flip-flop S-R.

T Flip-flop merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah.

JENIS-JENIS FLIP FLOP


Flip-flop dapat dibagi dalam beberapa jenis umum: SR ("set-reset"), D ("data" atau "delay"), T ("toggle"), dan jenis JK adalah salah satu bentuk umumnya.

APLIKASI FLIP-FLOP PADA COUNTER 1.Penggunaan Flip Folp pada counter. Counter juga disebut pencacah atau penghitung yaitu rangkaian logika sekuensial yang digunakan untuk menghitung jumlah pulsa yang diberikan pada bagian masukan. Counter digunakan untuk berbagai operasi aritmatika, pembagi frekuensi, penghitung jarak (odometer), penghitung kecepatan (spedometer), yang pengembangannya digunakan luas dalam aplikasi perhitungan pada instrumen ilmiah, kontrol industri, komputer, perlengkapan komunikasi, dan sebagainya . Counter tersusun atas sederetan flip-flop yang dimanipulasi sedemikian rupa dengan menggunakan peta Karnough sehingga pulsa yang masuk dapat dihitung sesuai rancangan. Dalam perancangannya counter dapat tersusun atas semua jenis flip-flop, tergantung karakteristik masing-masing flip-flop tersebut. Secara global counter terbagi atas 2 jenis, yaitu: Syncronus Counter dan Asyncronous counter. Perbedaan kedua jenis counter ini adalah pada pemicuannya.

1). Synchronous Counter Syncronous counter memiliki pemicuan dari sumber clock yang sama dan susunan flipflopnya adalah paralel. Dalam Syncronous counter ini sendiri terdapat perbedaan penempatan atau manipulasi gerbang dasarnya yang menyebabkan perbadaan waktu tunda yang di sebut carry propagation delay. Penerapan counter dalam aplikasinya adalah berupa chip IC baik IC TTL, maupun CMOS, antara lain adalah: (TTL) 7490, 7493, 74190, 74191, 74192, 74193, (CMOS) 4017,4029,4042,dan lain-lain. Pada Counter Sinkron, sumber clock diberikan pada masing-masing input Clock dari Flip-flop penyusunnya, sehingga apabila ada perubahan pulsa dari sumber, maka perubahan tersebut akan men-trigger seluruh Flip-flop secara bersama-sama.

Gambar counter UP sinkron 3 bit

Gambar counter down 3 bit

2). Asyncronous counter Seperti tersebut pada bagian sebelumnya Asyncronous counter tersusun atas flipflop yang dihubungkan seri dan pemicuannya tergantung dari flip-flop sebelumnya, kemudian menjalar sampai flip-flop MSB-nya. Karena itulah Asyncronous counter sering disebut juga sebagai ripple-through counter. Sebuah Counter Asinkron (Ripple) terdiri atas sederetan Flip-flop yang dikonfigurasikan dengan menyambung outputnya dari yan satu ke yang lain. Yang berikutnya sebuah sinyal yang terpasang pada input Clock FF pertama akan mengubah kedudukan outpunyanya apabila tebing (Edge) yang benar yang diperlukan terdeteksi.

DASAR FLIP FLOP

Dasar Flip Flop ini meliputi: rangkaian Latch, SR Flip-flop, D Flip-flop, T flip-flop, JK flip-flop, dan Master-slave JK flip-flop. Modul ini diarahkan untuk penguasaan teori flip-flop dari bangunan dasar berbasis gerbang NAND, maupun gerbang NOR. Dalam modul ini mencakup pula simbol-simbol flip-flop dan tabel kebenarannya serta dikenalkan juga aplikasi penggunaan Latch. Modul diakhiri dengan materi kerja Master Slave JK flip-flop yang merupakan kulminasi kesempurnaan rangkaian flip-flop serta dikenalkan struktur Master Slave JK flip-flop keluarga TTL maupun CMOS yang terdapat di pasaran.

CONTOH GAMBAR FLIP FLOP

Flip-Flop Data Pada FF-SR ada nilai-nilai masukan yang terlarang. Untuk menghindari adanya nilai terlarang tersebut, disusun suatu jenis FF lain yang dinamakan FF Data. Rangkaian ini dapat diperoleh dengan menambahkan satu gerbang NOT pada masukan FF terlonceng sebagai berikut:

Gambar 2.30 Rangkaian FF Data dan Tabel Kebenarannya

Dari gambar 5.7 tersebut terlihat bahwa untuk sinyal clock yang rendah, keluaran Q akan tetap "terkunci" atau "tergerendel" pada nilai terakhirnya. Dalam hal ini dapat dikatakan bahwa pada saat kondisi clock rendah, sinyal masukan D tidak mempengaruhi keluaran Q. Sedangkan untuk sinyal clock yang tinggi, maka akan diperoleh keluaran sesuai dengan data D yang masuk saat itu.

1. FLIP-FLOP SR Flip-Flop SR merupakan rangkaian dasar untuk menyusun berbagai jenis FF yang lainnya. FF-SR dapat disusun dari dua gerbang NAND atau dua gerbang NOR.

Mengeset FF berarti membuat keluaran Q = 1 dan mereset FF berarti membuat keluaran Q = 0 dari kondisi stabil/ tak berubah. Mengeset FF dari gerbang NAND dapat dilakukan dengan membuat S = 0 dan mereset dilakukan dengan membuat R = 0. Sedangkan mengeset FF dari gerbang NOR dapat dilakukan dengan membuat S = 1 dan mereset dengan memberi nilai R = 1. Gambar 3 berikut ini melukiskan bentuk keluaran dari FF SR dengan menggunakan gerbang NAND

2. FLIP-FLOP SR TERLONCENG FF jenis ini dapat dirangkai dari FF-SR ditambah dengan dua gerbang AND atau NAND untuk masukan pemicu yang disebut dengan sinyal clock (ck).

Dari tabel kebenaran kedua rangkaian diatas terlihat bahwa untuk sinyal clock yang tinggi, FF ini bekerja seperti FF-SR dari gerbang NOR, sedangkan untuk sinyal clock yang rendah, keluaran Q tidak bergantung kepada input R dan S, tetapi tetap mempertahankan keadaan terakhir sampai datangnya sinyal clock berikutnya. Sebagai ilustrasi, berikut ini akan diberikan contoh bentuk sinyal Q.

3.FLIP-FLOP DATA

Pada FF-SR ada nilai-nilai masukan yang terlarang. Untuk menghindari adanya nilai terlarang tersebut, disusun suatu jenis FF lain yang dinamakan FF Data. Terlihat bahwa untuk sinyal clock yang rendah, keluaran Q akan tetap "terkunci" atau "tergerendel" pada nilai terakhirnya. Dalam hal ini dapat dikatakan bahwa pada saat kondisi clock rendah, sinyal masukan D tidak mempengaruhi keluaran Q. Sedangkan untuk sinyal clock yang tinggi, maka akan diperoleh keluaran sesuai dengan data D yang masuk saat itu.

4. FLIP-FLOP JK FF JK mempunyai masukan "J" dan "K". FF ini "dipicu" oleh suatu pinggiran pulsa clock positif atau negatif. FF JK merupakan rangkaian dasar untuk menyusun sebuah pencacah. FF JK dibangun dari rangkaian dasar FF SR dengan menambahkan dua gerbang AND pada masukan R dan S serta dilengkapi dengan rangkaian diferensiator pembentuk denyut pulsa clock.

Pada FF JK ini, masukan J dan K disebut masukan pengendali karena kedua masukan ini yang menentukan keadaan yang harus dipilih oleh FF pada saat pulsa clock tiba (dapat pinggiran positif atau negatif, tergantung kepada jenis FFnya). FF ini berbeda dengan FF-D karena pada FF-JK masukan clock adalah masukan yang dicacah, dan masukan J serta K adalah masukan yang mengendalikan FF itu. Cara kerja dari FF-JK adalah sebagai berikut :

1. Pada saat J dan K keduanya rendah, gerbang AND tidak memberikan tanggapan sehingga keluaran Q tetap bertahan pada keadaan terakhirnya.

2. Pada saat J rendah dan K tinggi, maka FF akan diseret hingga diperoleh keluaran Q = 0 (kecuali jika FF memang sudah dalam keadaan reset atau Q memang sudah pada keadaan rendah).

3. Pada saat J tinggi dan K rendah, maka masukan ini akan mengeset FF hingga diperoleh keluaran Q = 1 (kecuali jika FF memang sudah dalam keadaan set atau Q sudah dalam keadaan tinggi).

4. Pada saat J dak K kedua-duanya tinggi, maka FF berada dalam keadaan "toggle", artinya keluaran Q akan berpindah pada keadaan lawan jika pinggiran pulsa clocknya tiba.

5. COUNTER Pencacah atau penghitung (counter) merupakan piranti yang penting fungsinya dalam suatu sistem rangkaian digital. Suatu pencacah akan menghitung jumlah daur yang dilewati oleh pulsa clock pemicunya. Rangkaian ini tersusun dari beberapa buah FF JK yang terpicu pada pinggiran positif atau negatif, dengan fungsi-fungsi set dan clear-nya.

Pencacah 4 bit disusun dari 4 buah FF JK dengan keluaran dari setiap FF akan memicu FF yang ada di belakangnya (gambar 10). Suatu sinyal tegangan segi empat sebagai sinyal clock memicu FF A pada saat pinggiran negatif (belakang) pulsa itu tiba. Selanjutnya keluaran FF A akan memicu FF B, dengan keluaran FF B memicu FF C, yang pada akhirnya keluaran FF C akan memicu FF D. Dari gambar 7.1 tampak bahwa dua masukan J dan K pada masingmasing FF itu pada keadaan tinggi, sehingga keempat FF itu ada dalam keadaan "toggle", artinya keluaran tiap FF itu akan berpindah keadaan jika pinggiran negatif dari pulsa yang memicunya tiba. Cara kerja dari rangkaian ini dapat dijelaskan sebagai berikut :

1. Misalkan pada keadaan awal semua FF telah direset, sehingga setiap FF mempunyai keluaran nol. Jadi sebelum datang pulsa clock pertama diperoleh DCBA = 0000.

2. Ketika pulsa clock pertama tiba (clock=1), maka FF A akan dipicu pada pinggiran negatifnya, sehingga diperoleh A=1, sedangkan FF lainnya belum bekerja dan tetap pada keadaan awalnya. Untuk daur yang pertama diperoleh keluaran DCBA = 0001.

3. Ketika pulsa clock kedua tiba, maka FF A kembali dipicu pada pinggiran negatifnya, sehingga keluarannya berubah dari menjadi rendah (A=0). Perubahan keadaan pada A merupakan picuan negatif pada FF B, sehingga menghasilkan B=1. sedangkan FF C dan D tetap pada keadaan awalnya. Untuk daur ini diperoleh DCBA = 0010.

4. Ketika pulsa clock ketiga tiba, maka FF A akan dipicu kembali pada pinggiran negatifnya, sehingga keluaran A menjadi tinggi. Sedangkan FF lainnya tetap berada pada keadaan terakhirnya. Dengan demikian pada daur ini diperoleh DCBA = 0011.

5. Untuk pulsa clock keempat, FF A terpicu sehingga keluaran untuk FF ini menjadi rendah. Perubahan keluaran FF A ini merupakan picuan negatif untuk FF B sehingga keluaran FF B

berayun menjadi rendah (B=0). Perubahan keluaran FF B ini akan memicu FF C sehingga keluaran dari FF C yang semula rendah menjadi tinggi (C=1). Karena FF D belum terpicu, maka keluaran pada daur ini DCBA = 0100.

Demikian untuk seterusnya didapatkan bahwa FF A akan selalu terpicu oleh pinggiran negatif pulsa clock, sedangkan FF B terpicu oleh pinggiran negatif dari keluaran FF A. FF C terpicu oleh pinggiran negatif keluaran FF B, dan FF D akan terpicu oleh pinggiran negatif dari keluaran FF C. Secara singkat dikatakan bahwa setiap keluaran dari masing-masing FF akan memicu FF lain yang ada dibelakangnya. Untuk pencacah modus lain yang lebih rendah, misalnya pencacah modus 10, maka pencacah ini dapat disusun dengan memodifikasi pencacah modus 16. Caranya dengan mereset semua FF pada urutan cacahan yang kesepuluh. Artinya pada urutan cacahan yang kesepuluh, semua FF akan direset sehingga diperoleh DCBA = 0000.

Pemahaman terhadap rangkaian Flip-Flop (FF) ini sangat penting karena FF merupakan satu sel memori. Keadaan keluaran FF dapat berada dalam keadaan tinggi atau keadaan rendah, untuk selang waktu yang dikehendaki. Biasanya untuk mengubah keadaan tersebut diperlukan suatu masukan pemicu. Berikut ini akan diuraikan secara singkat tentang berbagai tipe FF.

Tabel kebenaran Flip-Flop SR

S
0 0 1 1

R
0 1 0 1

Q
1 1 0 Q

Q'
1 0 1 Q'

Catatan
Larangan Set Reset Ingat

Tabel Kebenaran Flip-Flop Data

clock
0 1 1

D
x 0 1

Q
Q 0 Q

Q'
Q' 1 Q'

Pada rangkaian Flip-Flop RS menggunakan 1 buah IC 7400 dengan 2 gerbang NAND, sesuai dengan hasil praktikum, tabel kebenaran dan pengujian dengan Software Electronic Workbench keluarannya yaitu Q dan Q(inverter) yang dihubungkan dengan 1buah LED pada masing-masing keluaran maka hanya data pertama ketika masukan S dan R bernilai 0 maka kedua keluaran akan bernilai sama yaitu 1 (kedua LED menyala) sedangkan 3 data terakhir selalu berlawanan 1 LED menyala dan LED yang lain mati. Pada rangkaian Flip-Flop Data menggunakan 2 buah IC 7400 dengan 4 gerbang NAND, sesuai dengan hasil praktikum, tabel kebenaran dan pengujian dengan Software Electronic Workbench (EWB) keluarannya yaitu Q dan Q(inverter) yang dihubungkan dengan 1buah LED pada masing-masing keluaran selalu berlawanan 1 LED menyala dan LED yang lain mati.

Pada rangkaian Flip-Flop JK menggunakan 2 buah IC yaitu IC 7400 yang digunakan untuk 2 gerbang NAND 2 masukan dan IC 7410 yang digunakan untuk 2 gerbang NAND 3 masukan. Namun pada praktikum kami mendapati kedua LED pada kedua keluaran samasama menyala, tidak sesuai dengan tabel kebenaran yang keseluruhannya saling berlawanan. Rangkaian keseluruhan kami benar namun saya mendapatkan satu kesimpulan bahwa IC yang kami gunakan telah rusak disebabkan karena masukan catudaya yang terlalu tinggi menyebabkan adanya arus bocor yang semakin besar pada IC yang menyebabkan kedua LED menyala.

CARA MEMBUAT FLIP FLOP


Cara membuat lampu flip flop dengan komponen utama dua buah transistor FCS913 atau tipe yang sejenis. komponen-komponen yang diperlukan untuk membuat flip flop 2 transistor ini adalah:

R1, R3: 22 K Ohm R2, R4: 150 Ohm TR1, TR2: FCS913 atau yang sejenis C1, C2: 47 Uf/16 Volt Tegangan DC: 3 sampai 12 Volt 2 buah LED

Sebaiknya menggunakan PCB kosong kemudian lukis jalur rangkaiannya dengan mengikuti skema gambar diatas, atau bisa juga membuat rangkaian flip flop ini menggunakan project board. Pasang semua rangkaian seperti skema diatas, kemudian solder semuanya, dan test dengan memberikan tegangan masukan dari adaptor/power

supply.

Jika kallian tidak punya uang untuk membuat PCB kalian gunakan saja lembaran triplek, nanti jalurnya menggunakan seng yang menyerupai jalur di bawah triplek, kemudian tripleknya dilubangi untuk memasukan Komponen Elektroniknya.

contoh PCB Triplek :

Kalau berhasil maka LED akan menyala berkedip secara bergantian, kecepatan kedip dari LED dapat diatur dengan cara mengubah nilai capasitor/elco 47 Uf/16 volt sesuai yang diperlukan.

FLIP FLOP SR Flip flop sebenarnya sebuah aplikasi dari gerbang logika. Dengan bantuan dari logika Boolean Anda dapat membuat memori dengan mereka. Sandal jepit juga dapat dianggap sebagai ide yang paling dasar dari sebuah Random Access Memory [RAM]. Ketika nilai masukan tertentu yang diberikan kepada mereka, mereka akan diingat dan dijalankan, jika gerbang logika yang dirancang dengan benar. Sebuah aplikasi yang lebih tinggi dari sandal jepit sangat membantu dalam merancang sirkuit elektronik yang lebih baik. Aplikasi yang paling umum digunakan sandal jepit adalah dalam pelaksanaan rangkaian umpan balik. Sebagai memori bergantung pada konsep umpan balik, sandal jepit dapat digunakan untuk merancang itu. Ada terutama empat jenis sandal jepit yang digunakan dalam sirkuit elektronik. mereka

adalah Dasar Flip Flop atau S-R Flip Flop Keterlambatan Flip Flop [D Flip Flop] J-K Flip Flop T Flip Flop 1. S-R Flip Flop SET-RESET flip flop dirancang dengan bantuan dua gerbang NOR dan juga dua gerbang NAND. Sandal jepit ini juga disebut S-R Latch. S-R Flip Flop menggunakan NOR Gerbang Desain seperti flip flop mencakup dua input, yang disebut SET [S] dan RESET [R]. Ada juga dua output, Q dan Q '. Diagram dan tabel kebenaran ditunjukkan di bawah ini.

S-R Flip Flop menggunakan NOR Gerbang Dari diagram itu jelas bahwa flip flop telah terutama empat negara. mereka adalah

S = 1, R = 0-Q = 1, Q '= 0 Kondisi ini juga disebut keadaan SET. S = 0, R = 1-Q = 0, Q '= 1 Negara ini dikenal sebagai negara RESET. Dalam kedua negara Anda dapat melihat bahwa output hanya pujian satu sama lain dan bahwa nilai Q mengikuti nilai S. S = 0, R = 0-Q & Q '= Ingat Jika kedua nilai-nilai S dan R yang beralih ke 0, maka rangkaian mengingat nilai S dan R di negara mereka sebelumnya. S = 1, R = 1-Q = 0, Q '= 0 [valid] Ini adalah negara yang tidak valid karena nilai-nilai dari kedua Q dan Q 'adalah 0. Mereka seharusnya menjadi pujian satu sama lain. Biasanya, keadaan ini harus dihindari. S-R Flip Flop menggunakan NAND Gerbang Rangkaian flip flop SR menggunakan NAND Gate dan tabel kebenaran yang ditunjukkan di bawah ini.

S-R Flip Flop menggunakan NAND Gerbang Seperti NOR Gerbang SR Flip flop yang satu ini juga memiliki empat negara. mereka adalah S = 1, R = 0-Q = 0, Q '= 1 Kondisi ini juga disebut keadaan SET. S = 0, R = 1-Q = 1, Q '= 0 Negara ini dikenal sebagai negara RESET. Dalam kedua negara Anda dapat melihat bahwa output hanya pujian satu sama lain dan bahwa nilai Q mengikuti nilai pujian dari S. S = 0, R = 0-Q = 1, Q & '= 1 [valid] Jika kedua nilai-nilai S dan R yang beralih ke 0 itu adalah negara yang tidak valid karena nilainilai dari kedua Q dan Q 'adalah 1. Mereka seharusnya menjadi pujian satu sama lain. Biasanya, keadaan ini harus dihindari. S = 1, R = 1-Q & Q '= Ingat Jika kedua nilai-nilai S dan R yang beralih ke 1, maka rangkaian mengingat nilai S dan R di negara mereka sebelumnya. Clock S-R Flip Flop Hal ini juga disebut Gated S-R sandal gagal. Masalah dengan SR sandal jepit menggunakan NOR dan gerbang NAND adalah keadaan tidak valid. Masalah ini dapat diatasi dengan menggunakan SR bistable flip-flop yang dapat mengubah output ketika negara-negara yang tidak valid tertentu terpenuhi, terlepas dari kondisi baik Set atau Reset input. Untuk ini, clock SR Flip flop dirancang dengan menambahkan dua DAN gerbang flip flop dasar NOR Gate. Diagram sirkuit dan tabel kebenaran ditunjukkan di bawah ini.

Sebuah jam pulsa [CP] diberikan kepada input dari AND Gate. Ketika nilai pulsa clock adalah '0 ', output dari kedua DAN Gates tetap '0'. Segera setelah pulsa diberi nilai CP ternyata '1 '. Hal ini membuat nilai-nilai di S dan R untuk melewati Gerbang NOR sandal gagal. Tapi ketika nilai-nilai baik dan nilai-nilai R S gilirannya '1 ', nilai TINGGI CP menyebabkan mereka berdua untuk beralih ke '0' untuk saat pendek. Segera setelah pulsa akan dihapus, flop keadaan flip menjadi menengah. Jadi salah satu dari dua negara dapat disebabkan, dan itu tergantung pada apakah set atau masukan reset flip-flop tetap menjadi '1 'lebih lama dari transisi ke '0' pada akhir pulsa. Dengan demikian negara tidak valid dapat dihilangkan. 2. D Flip Flop Diagram sirkuit dan tabel kebenaran diberikan di bawah ini.

D flip flop sebenarnya sedikit modifikasi di atas menjelaskan clock SR flip-flop. Dari gambar Anda dapat melihat bahwa input D dihubungkan ke input S dan komplemen dari input D dihubungkan ke input R. Input D diteruskan ke flip flop ketika nilai CP adalah '1 '. Ketika CP TINGGI, flip flop yang bergerak ke negara SET. Jika '0 ', flip flop beralih ke negara CLEAR. Untuk mengetahui lebih lanjut tentang memicu kegagalan klik flip di link di bawah ini. MENGAMBIL LOOK A: memicu FLIP FLOPS MENGAMBIL LOOK A: MASTER-SLAVE FLIP FLOP CIRCUIT 3. J-K Flip Flop Diagram sirkuit dan kebenaran-tabel flip flop yang JK ditampilkan di bawah.

Sebuah JK flip flop yang juga dapat didefinisikan sebagai modifikasi dari flip flop yang SR. Satu-satunya perbedaan adalah bahwa keadaan antara lebih halus dan tepat daripada flip flop yang SR. Perilaku input J dan K adalah sama dengan S dan R masukan dari flip flop yang SR. Huruf J singkatan SET dan huruf K singkatan dari CLEAR. Ketika kedua input J dan K memiliki keadaan TINGGI, flip-flop beralih ke negara pelengkap. Jadi, untuk nilai Q = 1, itu beralih ke Q = 0 dan nilai Q = 0, itu beralih ke Q = 1. Rangkaian mencakup dua 3-masukan gerbang AND. Output Q dari flip flop dikembalikan kembali sebagai umpan balik untuk input dari AND bersama dengan input lain seperti K dan jam pulsa [CP]. Jadi, jika nilai CP adalah '1 ', flip flop mendapat sinyal CLEAR dan dengan kondisi bahwa nilai Q yang sebelumnya 1. Demikian pula keluaran Q 'dari flip flop diberikan sebagai masukan untuk input dari AND bersama dengan input lain seperti J dan jam pulsa [CP]. Jadi output menjadi SET ketika nilai CP adalah 1 hanya jika nilai Q 'yang sebelumnya 1.

Output dapat diulang dalam transisi setelah mereka telah dipuji untuk J = K = 1 karena koneksi umpan balik dalam flip-flop JK. Hal ini dapat dihindari dengan menetapkan durasi waktu lebih rendah daripada delay propagasi melalui flip-flop. Pembatasan lebar pulsa dapat dihilangkan dengan master-slave atau konstruksi tepi-dipicu. 4. T Flip Flop Ini adalah versi lebih sederhana dari flip flop yang JK. Baik J dan K masukan yang terhubung bersama dan dengan demikian juga disebut JK flip flop yang masukan tunggal. Ketika pulsa clock diberikan kepada flip flop, output mulai beralih. Di sini juga pembatasan lebar pulsa dapat dihilangkan dengan master-slave atau konstruksi tepi-dipicu. Lihatlah tabel sirkuit dan kebenaran di bawah ini.