PROTOTIPE PENGATUR LAMPU LALU LINTAS BERBASIS

FPGA ALTERA EPF10K10 MENGGUNAKAN VHDL

Ardian Jaya1) dan Agfianto Eko Putra 2)
1)
Elektronika dan Instrumentasi, FMIPA Universitas Gadjah Mada
Bulaksumur, Yogyakarta Indonesia
email : ardisama@yahoo.co.uk
2)
Elektronika dan Instrumentasi, FMIPA Universitas Gadjah Mada
Bulaksumur, Yogyakarta Indonesia
email : agfi@ugm.ac.id

ABSTRAK

Telah dibuat sebuah Pengatur Lampu Lalu Lintas berbasis FPGA dengan menggunakan kode VHDL. Sistem
pengatur lalu lintas ini terbagi menjadi dua mekanisme, yaitu kontrol otomatis dan kontrol manual, yang masing-
masing terdiri dari beberapa modul yang diimplementasikan dengan VHDL. Pengatur lampu lalu lintas ini dapat
mengatur waktu interval nyala lampu sehingga tidak stagnan, melainkan adaptif, baik itu berdasarkan waktu jam
digital (kontrol otomatis), maupun berdasarkan pengaturan yang didefinisikan oleh pengguna (kontrol manual). Alat
ini dapat bekerja dipersimpangan dengan jumlah n-jalur, misalnya perempatan, pertigaan, dan sebagainya. Hal ini
dikarenakan modul terbagi menjadi modul lalu lintas inti dan modul lalu lintas unit. Rancangan alat memakai
Embedded Array Block (EAB) dalam FPGA Altera EPF10K10 sebagai memori dengan penggunaan Memory Bits
sebesar 96 dan Memory Utilized 1%., hasilnya menggunakan perancangan berbasis VHDL membutuhkan 327 Logic
Elements atau 56% dari kapasitas total logic element (LE) di dalam FPGA Altera EPF10K10.

Kata kunci: Traffic Light Controller, FPGA, VHDL

I. PENDAHULUAN

Semakin meningkatnya jumlah kendaraan bermotor di indonesia dalam beberapa tahun

terakhir ini mengakibatkan meningkatnya arus lalu lintas. Alat pengatur lalu lintas yang umum
digunakan adalah pengatur lampu lalu lintas (traffic light). Fungsi pengatur lampu lalu lintas
adalah untuk pengaturan, pengarahan atau peringatan pada pengendara maupun pejalan kaki
dengan memakai tanda lampu lalu lintas sebagai petunjuk berhenti atau berjalan [7]. Penempatan
lampu lalu lintas pada persimpangan jalan ditujukan agar kemacetan yang umumnya banyak
terjadi pada persimpangan jalan yang merupakan tempat bertemunya beberapa arus lalu lintas
dapat dikurangi. Selain penempatan lampu lalu lintas yang tepat, pengaturan waktu siklus (cycle
time) juga mutlak diperlukan karena pengaturan waktu siklus yang kurang tepat akan
menyebabkan ketertundaan yang tinggi dan antrian yang panjang sehingga menimbulkan rasa
ketidaknyamanan bagi para pemakai jalan. Hal ini banyak terlihat di beberapa persimpangan
daerah ibukota yang padat, banyak pengaturan fase dan waktu siklus yang sudah tidak sesuai
dengan kondisi persimpangan, namun masih saja dipakai sehingga kemacetan akibat waktu
tundaan yang tinggi dan antrian panjang pun tidak terelakkan, diikuti oleh pelanggaran-
pelanggaran lalu lintas.
Pelanggaran terhadap lampu lalu lintas tidak hanya terjadi pada jam-jam puncak kesibukan,
pada jam-jam saat arus lalu lintas sepi juga sering terjadi pelanggaran lalu lintas yaitu
kecenderungan para pengguna jalan untuk tidak mematuhi lampu lalu lintas karena waktu siklus
yang terlalu lama dan volume kendaraan pada persimpangan sangat kecil. Untuk itu perlu
dikembangkan pengatur lampu lalu lintas yang memiliki waktu siklus dan fase yang dapat diatur
dari waktu ke waktu selama 24 jam. Sehingga jumlah tundaan yang tinggi, antrian yang panjang
dan jumlah pelanggaran lalu lintas yang tinggi dapat dikurangi seminimal mungkin.
Pengembangan pengatur lampu lalu lintas ini amat penting, karena hasilnya dapat mempengaruhi
kehidupan sehari-hari masyarakat. Efisiensi sistem juga merupakan hal yang penting untuk setiap
kota besar [2].
Untuk itu, maka dirancang sebuah alat pengatur lampu lalu lintas berbasis FPGA Altera
EPF10K10 menggunakan VHDL. FPGA atau Field Programmable Gate Array adalah rangkaian
digital terintegrasi yang terdiri dari blok logika yang dapat dikonfigurasi dan dapat diprogram,
serta blok interkoneksi yang dapat dikonfigurasi diantara blok-blok ini [3].
Papan pengembangan FPGA yang digunakan dalam perancangan adalah Wizard FLEX-A01
Experiment Board, yang merupakan papan pengembang FPGA berbasis RAM tipe
EPF10K10LC84 (Keluarga Flex 10K) dari ALTERA dengan kapasitas 10.000 gerbang (gates)
logika dan 576 logic element serta 6.144 bit RAM dengan Konektor JTAG untuk koneksi
Byteblaster [1].
Perancangan ini dilakukan dengan menggunakan kode VHDL atau VHSIC (Very High Speed
Integrated Circuits) Hardware Description Language. VHDL adalah sebuah Hardware
Description Language (HDL) yang mampu mendeskripsikan sifat atau watak rangkaian atau
sistem digital dan merupakan HDL pertama yang mendapat standarisasi dari Institute of
Electrical and Electronic Engineers (IEEE) melalui IEEE 1076 dan sebagai tambahan standar,
IEEE 1164 [4].

A. FPGA Altera Flex-10K

Altera Flex-10K merupakan bagian keluarga programable logic device (PLD) yang
mendukung System-on-a-Programmable-Chip (SOPC). Produk ini dapat mengimplementasikan
10.000 – 250.000 gerbang.
Masing-masing piranti FLEX-10K berisi embedded array block (EAB) dan logic array.
Embedded Array Block berfungsi untuk mengimplementasikan berbagai macam fungsi memori
dan fungsi logika kompleks, seperti pemrosesan sinyal digital (DSP), mikrokontroler, manipulasi
wide-data-path dan transformasi data. Sedangkan logic array melakukan fungsi yang sama
dengan fungsi gerbang pada umumnya: ini digunakan untuk mengimplementasikan logika umum,
seperti pencacah, penjumlah, mesin kondisi (state machine) dan multiplekser. Embedded array
dapat digunakan secara sendiri atau dikombinasikan dengan logic array. Diagram blok piranti
keluarga Flex 10K ditunjukkan pada Gambar 1.

B. Hardware Description Language (HDL)

Hardware Description Language atau HDL adalah suatu bahasa yang digunakan untuk
mendeskripsikan sebuah sistem digital, sebagai contoh, suatu komputer atau komponen dari suatu
komputer. Ada dua HDL utama yang sering digunakan oleh perancang perangkat keras di dunia
industri dan pendidikan, yakni VHDL dan Verilog HDL [5].
 Gambar 1. Diagram Blok FLEX 10K

C. VHSIC Hardware Description Language (VHDL)

VHDL adalah Hardware Description Language untuk memodelkan rangkaian digital dari
hubungan gerbang sederhana sampai pada sistem yang kompleks. VHDL merupakan akronim
dari VHSIC Hardware Description Language, dan VHSIC sendiri merupakan akronim dari Very
High Speed Integrated Circuit. VHDL distandarisasi IEEE tahun 1987 (IEEE Std 1076)
kemudian di diperbarui tahun 1993 (IEEE Std 1076).
Rancangan VHDL terdiri atas unit rancangan primer dan unit rancangan sekunder. Rancangan
primer terdiri dari entitas dan paket. Unit rancangan sekunder terdiri atas atas arsitektur dan
badan paket. Unit rancangan sekunder selalu berhubungan dengan unit rancangan primer. Unit
rancangan umumnya memiliki satu atau lebih pustaka yang merupakan koleksi dari unit
rancangan primer dan sekunder. Untuk mengoleksi tipe data dan subprogram yang digunakan
secara umum dalam rancangan digunakan paket.
Dalam rancangan VHDL, dasar pembangun bloknya adalah entitas. Entitas-entitas ini
digabungkan oleh sebuah entitas tingkat tertinggi. Entitas mendeskripsikan antarmuka dari model
VHDL. Masing-masing entitas memiliki satu atau lebih arsitektur. Arsitektur mendeskripsikan
fungsi dari entitas dan pernyataan yang memodelkan watak dari entitas. Arsitektur dapat
dideskripsikan secara pewatakan atau secara struktural. Unit dasar eksekusi dalam arsitektur
dilakukan oleh suatu proses [6].
 II. PERANCANGAN DAN IMPLEMENTASI

Sistem lampu pengatur lalu lintas berbasis FPGA ini dirancang dengan mendistribusikan
sistem menjadi modul-modul untuk mempermudah perancangan. Selain itu, agar alat ini adaptif
terhadap n-jumlah jalur pada persimpangan, maka digunakan kontrol keadaan yang terdiri dari
modul lalu lintas inti dan modul lalu lintas unit. Hal ini membuat alat ini dapat digunakan pada n-
jalur persimpangan, dengan cara menambah atau mengurangi modul unit pada modul kontrol
keadaan ini, sebagaimana ditunjukkan pada Gambar 1. Modul A merupakan modul lalu lintas inti
sedangkan modul B, C dan D merupakan modul lalu lintas unit. Sistem pengaturan lampu lalu
lintas ini bekerja dengan dua jenis kontrol yaitu kontrol manual dan kontrol otomatis.

A. Kontrol Otomatis

Pengatur lampu lalu lintas yang bekerja berdasar pewaktu (timer) pada umumnya memiliki
siklus waktu yang tetap, baik itu pada jam sibuk maupun pada malam hari. Dengan kontrol
otomatis ini siklus waktu akan menjadi adaptif atau disesuaikan dengan kondisi jam yang
ditunjukkan oleh modul jam digital. Keluaran dari modul jam digital diumpankan ke modul
pemilih alamat memori dan menghasilkan alamat memori yang akan digunakan oleh modul
memori. Modul memori berisi data-data panjang interval nyala hijau untuk tiap fase. Yang
dimaksud dengan fase adalah pembagian waktu jalan untuk mencegah konflik antara kendaraan
dari berbagai arah yang berbeda pada suatu persimpangan [7]. Data-data panjang interval nyala
hijau akan digunakan oleh modul kontrol keadaan untuk mengatur lama interval nyala hijau
setiap fase Misalnya pada jam-jam sibuk, Sistem akan mengatur lama interval nyala hijau tiap
fase lebih lama dibanding saat malam hari. Data-data panjang interval nyala hijau untuk setiap
fase dalam modul memori dapat diatur oleh pengguna dengan pertimbangan berdasarkan hasil
riset kepadatan lalu lintas pada waktu tertentu di suatu persimpangan. Sistem ini memiliki 12
jalur keluaran untuk lampu merah, kuning dan hijau pada 4 lajur di perempatan. Blok diagram
sistem ditunjukkan pada Gambar 2.
Selain modul-modul yang sudah dijelaskan tadi terdapat modul pembagi frekuensi yang akan
menghasilkan sinyal detak dengan frekuensi 1 Hz sebagi sinyal detak bagi modul lain yang
membutuhkan, yaitu modul memori dan kontrol keadaan. Kemudian modul debouncing, untuk
mengurangi efek bouncing pada tombol pengaturan. Dan modul penampil 7-segmen untuk
menampilkan kondisi jam digital pada 7-segmen. Modul-modul tersebut tersusun dalam satu blok
diagram yang ditunjukkan pada Gambar 3.

B. Kontrol Manual

Apabila kontrol otomatis dapat mengatur siklus dan interval fase lampu lalu lintas
berdasarkan waktu yang didapat dari keluaran jam digital, kontrol manual bekerja dengan
ditentukan oleh pengguna. Kontrol manual ini terdiri atas 2 set tombol, yaitu set tombol push
button dan set tombol DIP switch, sebagaimana ditunjukkan pada Gambar 4 dan Gambar 5.
 Gambar 2. Skema Modul Kontrol Keadaan.

Gambar 3. Blok Diagram Sistem Lampu Pengatur Lalu Lintas.

SW4 SW3 SW2 SW1

Gambar 4. Set Tombol Pushbutton
 Gambar 5. Set Tombol DIP Switch

SW4 pada set tombol pushbutton berfungsi sebagai global reset, tombol SW3 berfungsi
untuk menentukan panjang interval nyala lampu hijau pada kontrol manual. SW2 berfungsi
sebagai sinyal masukan untuk hitung maju jam pada jam digital sedangkan SW1 berfungsi
sebagai sinyal masukan untuk hitung maju menit pada jam digital. Delapa buah DIP switch yang
disediakan pada papan pengembang dialokasikan untuk fungsi sebagai berikut: Pin 1-4 untuk
sinyal masukan bagi modul pemilih lajur, pin 5-6 sebagai sinyal masukan untuk mengaktifkan
sinyal hitung maju jam dan menit, Pin ke 7 untuk mengalihkan dari kontrol otomatis menjadi
kontrol manual dan Pin 8 sebagai sinyal enable untuk semua sistem secara keseluruhan.
Kontrol manual ini dibuat demi kepentingan darurat saat kendaraan tertentu seperti
rombongan presiden, ambulan, atau pemadam kebakaran yang memerlukan akses lalu lintas yang
tak terhambat lampu merah. Fase dan lama interval nyala hijau dapat diatur sehingga jalannya
tidak terhambat. Dalam hal ini, pengguna yang mengatur kontrol secara manual adalah polisi
yang akan berada di pos-pos suatu persimpangan.

III. HASIL DAN DISKUSI

Hasil perancangan sistem berbasis FPGA ALTERA EPF10K10 menggunakan VHDL

diperoleh bahwa sistem pengatur lampu lalu lintas ini menggunakan 13 pin masukan dan 26 pin
keluaran. Perancangan sistem menggunakan EAB atau Embedded Array Block untuk pembuatan
modul memori, dengan penggunaan Memory Bits sebesar 96 dan Memory Utilized sebesar 1%.
Penggunaan sumber daya FPGA secara keseluruhan ditunjukkan pada tabel 1.

Tabel 1
Penggunaan Logic Element dan Flip-Flop

LE/Flip-
Modul
No. Flop
1 Pemilih 7-segmen 6/0
2 Timer 20/9
3 Debouncing 3/2
4 Pembagi Frekuensi 51/24
5 Pemilih Lajur 9/4
6 Pemilih Alamat Memori 14/0
7 Pencacah Modulo 6 3/3
8 Penampil 7-segmen 91/0
9 Jam Digital 38/18
10 Memori 0/0
11 Kontrol Keadaan 123/48
Rangkaian lengkap 327/105
 Jumlah logic element yang digunakan pada perancangan sistem adalah 327 atau 56% dari
kapasitas total logic element yang dimiki FPGA Altera EPF10K10. Hasil pengujian menunjukkan
bahwa lampu pengatur lalu lintas yang dirancang dengan VHDL bekerja dengan baik, untuk
fungsi kontrol otomatis yang berdasarkan waktu pada jam digital maupun untuk kontrol manual
dimana interval waktu dikendalikan oleh pengguna.
Kelebihan Pengatur lampu lalu lintas ini adalah sifat kontrolnya yang fleksibel, pada saat
kontrol otomatis, interval nyala lampu bersifat adaptif terhadap waktu, datanya diambil dari
analisa lalu lintas selama 24 jam yang disimpan pada modul memori (EAB) dan dipilih sesuai
kondisi waktu yang diperlihatkan jam digital. Alat ini juga memiliki pengaturan manual, dalam
hal ini pengguna dapat mengatur perubahan fase dan interval nyala lampu dalam suatu
persimpangan secara fleksibel saat keadaan-keadaan darurat tertentu. Penggunaan alat ini juga
tidak terbatas pada perempatan, melainkan dapat disesuaikan dengan jumlah jalur yang
diinginkan. Ketiga kelebihan tadi belum dimiliki oleh pengatur lampu lalu lintas umumnya saat
ini.

IV. KESIMPULAN

Hasil pengujian menunjukkan bahwa sistem lampu pengatur lalu lintas yang dirancang
dengan VHDL bekerja dengan baik, untuk fungsi kontrol otomatis yang waktu siklusnya
berdasarkan waktu pada jam digital maupun untuk kontrol manual yang waktu siklusnya
dikendalikan oleh pengguna. Jumlah logic element yang digunakan pada perancangan sistem
adalah 327 atau 56% dari kapasitas total logic element yang dimiki FPGA
Pada Kontrol otomatis, interval nyala lampu adaptif terhadap waktu yang ditunjukkan jam
digital sesuai dengan interval yang disimpan pada modul memori. Pada kontrol manual,
perpindahan fase dan interval nyala dapat diatur oleh pengguna sehingga fleksibel untuk
keadaan-keadaan darurat tertentu. Pengatur lampu lalu lintas dapat diatur untuk bekerja dalam n-
jalur persimpangan dengan cara menambah atau mengurangi jumlah modul unit pada modul
kontrol keadaan

REFERENSI

[1] Anonim, 2001, FLEX 10K Embedded Programmable Logic Device Family, ALTERA
Coorporation, USA.
[2] Dong, B. & Roff, G., 2004, Adaptive Self-Configuring Traffic Control Systems,
University of California San Diego, San Diego, USA
[3] Maxfield, C., 2004, The Design Warrior’s Guide to FPGAs, Mentor Graphics
Corporation and Xilinx Inc., USA.
[4] Pedroni, V. A., 2004, Circuit Design with VHDL, MIT Press, Massachusetts.
[5] Perry, D. L, 2002, VHDL: Programming by Example (4th Edition), New York :
McGraw-Hill.
[6] Smith, D. J, 1996, VHDL & Verilog Compared & Contrasted - Plus Modeled Example
Written in VHDL, Verilog and C, Las Vegas : ACM, Inc.
[7] Triani, D. N. D, 1994, Studi Pengaturan Lampu Lalu Lintas pada Jalur Jalan
Pancawarga-Udayana, Fakultas Teknik Universitas Mataram, Mataram.