Clamper

Rangkaian clamping adalah suatu rangkaian yang menggenggam sinyal pada level dc
yang berbeda. Rangkaian harus memiliki paling tidak sebuah kapasitor, sebuah diode,
dan sebuah resistor, tetapi dapat juga menggunakan tambahan sebuah sumber dc. Besaran
nilai R dan C harus dipilih sehingga time constant = RC adalah cukup besar untuk
menjamin tegangan pada kapasitor tidak berkurang secara signiikan selama diode tidak
menghantar. !alam keseluruhan analisa disini diasumsikan untuk keperluan praktis
kapasitor akan terisi penuh atau menjadi kosong sama sekali dalam " kali time constant.
#ambar $
#ambar %
#ambar &
'elama interval ( ) *+% rangkaian akan tampak seperti #ambar %, dengan diode ada
dalam keadaan on yang secara eekti menghubung singkat pengaruh resistor R. ,al ini
mengakibatkan RC time constant menjadi sangat kecil-karena nilai R sangat kecil akibat
diode dalam kondisi on. sehingga kapasitor akan terisi sebesar / volt dalam 0aktu yang
sangat cepat. 'elama interval ini tegangan output terhubung singkat dan vo=(/.
1etika sinyal input berubah ke negati, rangkaian akan berubah seperti #ambar &, dengan
open circuit diode ditentukan oleh sinyal input dan juga tegangan pada kapasitor.
'ekarang R kembali berungsi dirangkaian dengan time constant RC yang bernilai cukup
besar untuk menghasilkan periode pengosongan " yang jauh lebih lama dibandingkan
periode *+%2* dan dapat diasumsikan dengan menggunakan perkiraan bah0a muatan
kapasitor tetap jadi tegangan kapasitor tidak berubah selama periode tersebut.
1arena vo paralel dengan diode dan resistor, jadi dengan menerapkan hukum 1ircho
akan diperoleh 3
2/ ) / 2 vo= (
vo= -2V
*anda negai tersebut karena polaritas tegangan %/ tersebut berla0anan polaritas yang
dideinisikan untuk vo. 4utput keluaran dapat dilihat pada #ambar 5.
#ambar 5.
6ntuk suatu rangkaian clamping 3
Total swing untuk rangkaian input adalah sama dengan total swing rangkaian
output
'ecara umum, tahap2tahap berikut sangat berguna dalam menganalisa rangkaian
clamping 3
$. 7ulailah menganalisa rangkaian dengan memperhatikan bagian dari input sinyal
yang membuat diode dalam keadaan or0ard bias.
8ernyataan diatas mungkin membuat kita melompati suatu interval tertentu dari -seperti
yang akan didemonstarikan pada contoh berikut., tetapi analisa tidak akan diperluas
untuk suatu investigasi pengukuran yang tidak perlu.
%. 'elama periode diode on, diasumsikan bah0a kapasitor akan terisi secara instan
ke level tegangan yang ada di rangkaian.
&. !iasumsikan selama periode ketika diode o, kapasitor tetap mempertahankan
level tegangannya.
5. !alam keseluruhan analisa, tetap perhatikan lokasi dan polaritas vo untuk
meyakinkan memperoleh level tegangan vo yang benar.
". *etap diingat aturan umum bah0a total s0ing input sama dengan total s0ing
output.
Contoh
*entukan vo untuk rangkaian #ambar " berikut dengan input seperti yang diberikan
#ambar "
'olusi
8erlu diingat bah0a rekuensi $(((,9, yang berarti periode $ms dan interval (."ms antar
level. :nalisa dimulai dari periode t$2t% dari input sinyal karena periode ini diode mulai
menghantar seperti yang disebutkan dalam pernyataan $. 6ntuk interval ini, rangkaian
akan tampak seperti #ambar ;
#ambar ;
*egngan output paralel dengan R dan juga paralel dengan sumber tegangan "/.
:kibatnya, tegangan output adalah "/ selama periode ini. 7enerapkan hukum kricho
akan menghasilkan 3
2%( < /c ) "/ =(
/c = %"/
=adi kapasitor akan terisi tegangan %"/, seperti yang ditulis pada pernyataan %. !alam
kasus ini R tidak di short oleh diode, tetapi rangkaian pengganti *hevenin dari rangkaian
ini akan menghasilkan Rth=(/ dengan /th="/. 6ntuk periode t%2t&, rangkaian akan
seperti #ambar >.
#ambar >
Rangkaian ekivalen untuk open circuit menghilangkan pengaruh tegangan "/ dari
rangkaian, dan dengan menggunakan hukum 1ircho akan menghasilkan 3
$( < %" )vo = (
vo= &"/
*ime constant dari rangkaian discharging ditentukan oleh hasil perkalian RC dimana
besarannya adalah 3
= RC = -$((k.-(.$u?. = (.($s = $(ms
=adi total 0aktu pengosongan adalah " = "@ $( ms = "(ms
1arena 0aktu interval t$2t% hanya (."ms, jadi bisa diasumsikan bah0a tegangan
kapasitor selama periode tersebut tidak mengalami perubahan. #ambar gelombang
masukan dan keluaran seperti #ambar A. 8erlu diingat kembali bah0a total output s0ing
&(/ sama dengan total input s0ing.
#ambar A.