Modul Praktikum
Modul Praktikum
Realisasi rangkaian :
NOT
LP1
S1
6. AND Gate
AND
S1
S2
LP1
AND
LP1
S1 S2 S3 S4
7. NAND Gate
Realisasi rangkaian :
NAND
LP1
S1 S2 S3 S4
8. OR Gate
Realisasi rangkaian :
LP1
OR
S1 S2 S3 S4
9. NOR Gate
NOR
LP1
S1 S2 S3 S4
10. XOR Gate
A
B
XOR
F =A. B +A. B
OR
AND
LP1
AND
S1
S2
F =A. B +A. B
XNOR
Realisasi rangkaian :
OR
AND
LP1
AND
S1
S2
Tugas Pendahuluan
Cari data sheet IC di bawah ini !
74LS32
74LS08
74LS86
74LS33 (SN7433N)
74LS266
74LS00
PERCOBAAN 2
FLIP - FLOP
A. TUJUAN PERCOBAAN
1. Mengenal berbagai jenis rangkaian flip-flop
2. Mengetahui sifat dan prinsip kerja berbagai jenis rangkaian flip-flop
B. DASAR TEORI
Flip-flop merupakan suatu rangkaian logika yang mempunyai satu atau beberapa
masukan dan dua keluaran, keluaran yang satu merupakan komplemen dari keluaran yang
lain.
Dengan memberikan pulsa pada masukan, keluaran flip-flop dapat diubah dari logika 0
menjadi 1 atau dapat pula dilakukan hal seballiknya.
Bila tidak ada perubahan keadaan pada masukan, maka keluaran flip-flop tetap. Dengan
demikian flip-flop dapat dipakai sebagai memori.
Flip-flop terdiri dari beberapa jenis antara lain :
1. Reset-Set (RS) Flip-flop
2. Set-Reset Flip-flop dengan clock
3. Delay (D) Flip-flop
4. JK Flip-flop
5. Master-Slave JK Flip-flop
6. Toggle (T) Flip-flop
C. BAHAN DAN ALAT
1. 1 Panel Advence Logic Trainer CK341
2. 2 Modul Quad 2 input NAND (Type 7400)
3. 1 Modul Single Level Triggered JK Flip Flop (Type 7472)
4. 1 Modul Dual 4 Input NAND (Type 7420)
5. Power Supply +5V
6. Kabel-kabel penghubung.
D. PELAKSANAAN PERCOBAAN
1. Percobaan yang dilakukan meliputi :
a. S-R Flip-flop
b. D Flip-flop
c. JK Flip-flop
d. Master-Slave JK Flip-flop
e. T Flip-flop
2. Sambungkan kabel input DC pada modul ke power supply yang telah disediakan,
pastikan kabel terpasang pada tegangan +5 volt dan 0 volt. Jangan lupa power supply
masih dalam keadaan Off.
3. S-R Flip-flop
a. S-R Flip-flop tanpa clock
- Pasanglah 1 modul Quad 2 input NAND (Type 7400) pada panel CK341.
- Buat realisasi rangkaian seperti gambar berikut :
S
R
-
0
0
1
1
0
1
0
1
0
0
1
1
0
1
0
1
Qn
Qn+1
Keterangan :
Qn = Q sebelum diberi clock 1
Qn+1 : Q sesudah diberi clock 1
4. D Flip-flop
- Pasanglah 2 modul Quad 2 input NAND (Type 7400) pada panel CK341.
- Buat realisasi rangkaian seperti gambar berikut :
D
Qn
Clock
Qn+1
Qn+1
0
1
5. JK Flip-flop
- Pasanglah 1 modul Single Level Triggered JK Flip-flop (Type 7472) pada panel
CK341
- Hubungkanlah seperti pada gambar berikut :
Clock
Lamps
preset
clear
Clock Preset
Push-button P
Clear
C
0
0
1
1
0
1
0
1
Qn
Qn+1
6. Master-Slave JK Flip-flop
- Pasanglah 1 modul Dual 4 input NAND (Type 7420), dan 2 modul Quad 2 input
NAND (Type 7400) pada panel CK341
- Buat realisasi rangkaian sepert gambar berikut :
7420 or 7410
7400
7400
J
Qn
Input
Switches
K
Clock
Push-button
Qn
OUTPUT MULA
K
0
1
0
1
0
1
0
1
Q
0
0
0
0
1
1
1
1
Q
1
1
1
1
0
0
0
0
OUTPUT AKHIR
Q
7. T Flip-flop
- Pasanglah 1 modul Single Level Triggere JK Flip-flop (Type 7472) pada panel
CK341
- Buat realisasi rangkaian seperti gambar berikut :
C
K
-
1
Tugas Pendahuluan
1. Jelaskan prinsip kerja D Flip-flop dan JK Flip-flop
2. Cari datasheet IC LS7472 dan 7476
PERCOBAAN 3
SEVEN SEGMEN
A. TUJUAN PERCOBAAN
Memahami prinsip kerja seven segmen
10
B. DASAR TEORI
Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7-segmen,
sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8
seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan
dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan
beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9, juga bentuk
huruf A sampai F (dimodifikasi).
Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7-segmen, sehingga
harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari
gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa
saluran-saluran untuk mengemudikan tampilan 7-segmen.
a
f
g
e
c
d
A
0
INPUT
B
C
0
0
D
0
OUTPUT
c
d
e
11
1
2
3
4
5
6
7
8
9
0
0
0
0
0
0
0
1
1
0
0
0
1
1
1
1
0
0
0
1
1
0
0
1
1
0
0
1
0
1
0
1
0
1
0
1
Tugas Pendahuluan
1. Cari dan gambarkan data sheel IC 74LS247 dan IC 74LS248 serta rangkaian ekivalennya !
2. Apa kegunaan IC tersebut ?
PERCOBAAN 4
REGISTER
A. TUJUAN PERCOBAAN
12
Do
Qo
D1
Q1
D2
Q2
Tipe D
Clock
IN
Ro
Qo
D1
0
So
D2
1
Qo
S1
Q2
RS (terpicu tepi)
2
Q1
S2
Q2
Clock
IN
Q1
Jo
Qo
J1
0
Ko
Q1
J2
1
Qo
K1
Q2
JK
2
Qo
K2
Qo
Clock
Gambar 4.1
Rangkaian-rangkaian register geser, menggunakan tiga jenis flip-flop yang berlainan
Flip-flop tipe D dengan logika 1 di masukan D, akan beralih pada tepi pimpin pulsa
clock, tetapi tundaan yang terjadi akan menjamin bahwa keluaran Q ini tidak mempengaruhi
masukan flip-flop berikutnya, sehingga keluaran Q1 berubah sesudah tepi naik pulsa clock.
Demikian pula halnya masuka R = 1, S = 0 (akibat inverter) untuk tipe RS menjamin bahwa
Qo = 0 dan Qo = 1 segera sesudah tepi naik pulsa clock, teapi tanpa dampak pada flip-flop 1.
Flip-flop JK juga dipengaruhi seperti itu, dengan Jo = 1, Ko = 0 pada pulsa clock pertama,
Qo = 1 dan Q1 = 0 pada tepi turun clock, mempersiapkan flip-flop JK kedua untuk pulsa
clock berikutnya.
13
Namun dimikian flip-flop manapun yang dipakai, pulsa clock pertama pada flip-flop
pertama telah mengalihkan keluarannya dari kondisi asal logika 0 ke logika 1, yaitu tegangan
masukan data. Pada pulsa clock pertama ini, setiap flip-flop lainnya dalam deretan menerima
masukan data sama dengan 0 dari tingkat sebelumnya (R=1, S=0 untuk tipe RS). Sehingga
pulsa clock pertama meninggalkan setiap flip-flop kecuali yang pertama dengan keluaran 0.
Lihat gambar 4.2 pada pulsa clock kedua, dengan masukan data flip-flop pertama masih pada
logika 1, masukan data ke setiap flip-flop kedua adalah juga 1 (R=0, S=1 untuk tipe RS).
Oleh karena itu, pada pulsa clock kedua keluaran flip-flop 1 tidak berubah, tetapi keluaran
flip-flop 2 akan beralih ke logika 1. Flip-flop lain yang mengikutinya tidak akan terpengaruh
karena pada tepi naik pulsa clock keduanya mempunyai masukan 0.
Gambar 4.2
Clock pada register geser
Pada pulsa clock ketiga, dengan anggapan bahwa masukannya masih dipertahankan pada
logika 1, flip-flop ketiga pada setiap deretan akan beralih, dan membiarkan flip-flop keempat
berada pada logika 0. Flip-flop keempat pada gilirannya akan beralih pada pulsa clock
keempat.
Sebelum kita membicarakan tentang pemilihan rangkaian register geser, perlu kita
ketahui bahwa ada 4 tipe dasar register. Tipe diperlihatkan pada gambar 1 adalah tipe SISO
(Serial In Serial Out, masuk seri keluar seri). Tegangan logika di masukan diumpankan ke
register geser pada setiap pulsa clock, dan dapat berubah pada waktu di antara pulsa-pulsa
clock. Sesudah sejumlah pulsa clock yang sama dengan jumlah flip-flop dalam register, pada
keluaran terdapat bit yang sama dengan bit yang pertama kali masuk tadi. Register SISO
yang dipakai dengan cara ini dapat bertindak sebagai tundaan waktu, di mana bit dikeluarkan
tertunda selama beberapa pulsa clock (sama dengan jumlah flip-flop).
Register geser dasar jenis lain adalah PIPO (Parallel In Parallel Out, masukan parallel
keluar parallel) seperti yang diperlihatkan pada gambar 4.3. Dalam tipe ini bit informasi
(data) dimasukkan ked lam setiap flip-flop secara parallel dan biasanya menggunakan
terminal set/reset bukan dengan pemberian clock. Jika tidak ada pulsa clock yang dikenakan,
bit tidak digeserkan dan pembacaan di terminal Q adalah sama dengan apa yang dimasukkan.
Pemakaian register ini adalah metode yang menyenangkan untuk menyimpan beberapa bit
secara sementara.
Dua jenis register lainnya merupakan kombinasi metode seri dan parallel, yaitu register
PISO dan SIPO. Register PISO (Parallel In Serial Out, Masuk parallel keluar seri)
menggunakan terminal Set/Reset pada flip-flop JK untuk memasukkan bit data ke dalam
setiap flip-flop terpisah pada waktu yang sama. Data kemudian digeserkan keluar satu bit
14
pada suatu saat ketika diberikan pulsa clock. Hal ini memungkinkan data yang disajikan
dalam bentuk parallel (beberapa saluran pada saat yang sama) dapat diubah menjadi bentuk
serial (bit demi bit) untuk dipancarkan melalui satu saluran. Pengubahan menjadi bentuk
serial memang dibutuhkan jika bit akan dipanjarkan melalui saluran telepon direkam dalam
pita, dikirimkan ke monitor video atau dipakai untuk mengoperasikan teleprinter.
Keluaran
PIPO
Pulsa geser
(clock)
Masukan
Gambar 4.3
Register PIPO
Register SIPO (Serial Input Paralel Output, Masuk seri keluar parallel) melaksanakan
kebalikan fungsi register PISO (gambar 4.4). Dalam tipe ini data disajikan satu bit pada satu
saat lalu digeserkan masuk pada setiap pulsa clock. Sesudah seperangkat pulsa clock
lengkap. Register menjadi penuh dan kandungannya dapat dibaca di terminal Q atau
dikeluarkan melalui seperangkat saluran parallel. Dalam pengertian ini dikeluarkan berarti
bahwa bit-bit tersebut dapat dipakai untuk mengoperasikan gerbang atau rangkaian lain,
sementara registernya sendiri tidak mengalami perubahan karena tindakan ini. Dengan
menggunakan register SIPO, bit-bit data yang sudah dipancarkan secara berurutan dari
sebuah saluran dapat dikumpulkan hingga membentuk suatu kata dari beberapa bit.
Pulsa geser
(clock)
PISO
Keluaran serial
Masukan
Keluaran
Masukan serial
SIPO
Pulsa geser
(clock)
Gambar 4.4
C. BAHAN DAN ALAT
Register PISO dan SIPO
1. 1 panel Digital System CK342A
2. Power supply 5 volt
3. Kabel penghubung
D. PELAKSANAAN PERCOBAAN
15
COUNTER (PENCACAH)
16
A. TUJUAN PERCOBAAN
1. Mengenal berbagai jenis pencacah
2. Mengetahui prinsip kerja berbagai jenis pencacah
B. DASAR TEORI
Pencacah biner adalah suatu rangkaian yang masukannya berupa serangkaian pulsa dan
keluarannya adalah digit biner, dengan saluran tersendiri untuk tiap nilai pangkat dua 2 0 , 21 ,
22 , dan seterusnya. Pencacah biner yang paling sederhana adalah rangkaian flip-flop. Seperti
yang diperlihatkan pada gambar 5.1 (di sini dipakai flip-flop type D). Pencacah jenis ini
dikenal dengan berbagai nama seperti pencacah ripple, pencacah ripple-trough, atau
pencacah tak sinkron.
Misalkan kita memiliki rangkaian flip-flop yang berganti pada keadaan tepi turun pulsa
clock. Di keluarkan Q setiap flip-flop dipasang LED, sehingga LED tersebut akan menyala
jika Q = 1. Kita misalkan semua LED pada pada awal cacahan. Jika pulsa pertama dating,
flip-flop dialihkan sehingga keluaran Q0 tinggi (gambar 5.2) dan LED menyala. Karena jenis
flip-flop ini berpindah keadaan pada tepi turun pulsa clock, flip-flop 1 tidak berubah akibat
kenaikan Q0 dari 0 ke 1. Pulsa kedua ke flip-flop 0 membuat flip-flop ini berpindah keadaan
kembali, sehingga tegangan keluarannya berubah dari 1 ke 0. Ini adalah tepi turun, sehingga
flip-flop 1 dihidupkan dan keluaran Q1 naik ke logika 1, LED kedua menyala. Pada saat yang
sama, LED pertama dipadamkan oleh jatuhnya tegangan Q 0. Pulsa ketiga akan menyebabkan
LED pertama menyala kembali, membiarkan LED kedua tidak terganggu. Pulsa keempat
akan mematikan LED pertama dan LED kedua, tetapi menghidupkan LED ketiga.
Pencacah Sinkron
Kelemahan pencacah ripple telah dikemukakan di depan, terutama masalah waktu.
Pilihan lain untuk metode pencacahan adalah pencacah sinkron yang masing-masing flipflopnya diberi clock oleh pulsa yang sama, sehingga semua perubahan terjadi pada saat yang
sama.
Rancangan pencacah sinkron dengan beberapa tingkat cukup sederhana, tetapi menjadi sukar
jika diperlukan banyak tingkat. Untungnya, terdapat LSI pencacah sinkron jumlah cacahan
yang banyak diperlukan. Selain itu tersedia pula metode lain untuk bilangan cacahan yang
bukan decimal, BCD, atau pangkat dua yang mudah.
Prinsip kerja pencacah sinkron adalah bahwa pada setiap keadaan pencacahan, bilangan
biner yang ada di keluaran setiap flip-flop dipakai untuk men-set masukan JK Flip-flop
berikutnya. Pola sambungan harus benar jika diharapkan pencacahan berlangsung normal.
Untuk melihat bagaimana cara kerja pencacah sinkron, perhatikan pencacah dua tingkat
yang sangat sederhana pada gambar 5.3 dan ingat kembali table kebenaran untuk JK Flipflop. Table keadaan logika di samping diagram memperlihatkan keluaran-keluaran Q 0 dan
Q1, juga tegangan di masukan J1 dan K1.
C. BAHAN DAN ALAT
1. 1 panel Digital System CK342A
2. Power Supply 5 volt
3. Kabel penghubung
17
D. PELAKSANAAN PERCOBAAN
1. Percobaan yang dilakukan meliputi :
a. Pencacah Naik (Up-Counter)
b. Pencacah Turun (Down-Counter)
c. Pencacah Paralel
2. Sambungkan kabel input DC pada modul ke power supply yang telah disediakan,
pastikan kabel terpasang pada tegangan +5 volt dan 0 volt. Jangan lupa Power Supply
masih dalam keadaan OFF.
3. Pencacah Naik
Hubungkan UP dengan CK out pada clock, clock rotary switch pada (SW1) posisi
OS.
Hubungkan CLR pada counter dengan salah satu input Switches A (SW3)
Hubungkan output (QD, QC, QB, QA) dengan LED Display dan HEX Display secara
parallel.
Power supply di-ON-kan
Amatilah tampilan pada kedua display setiap kali menekan tombol Clock OS (SW2)
Power Supply di-OFF-kan.
4. Pencacah Turun
Pindahkan posisi UP ke DN
Lakukan langkah seperti pada Pencacah Naik mulai dari langkah kedua.
5. Pencacah Paralel
Hubungkan Input (D, C, B, A) pada Counter dengan Input Switches B (SW4)
Hubungkan LD pada Counter dengan salah satu Input Switch A (SW3)
Hubungkan CLR pada Counter dengan salah satu Input Switch A (SW3)
Power Supply di-ON-kan
Amatilah tampilan pada LED Display dengan merubah-rubah kombinasi Input
Switches B.
Power Supply di-OFF-kan
6. Simpulkan perbedaan dari ketiga jenis pencacah di atas.
Tugas Pendahuluan
1. Jelaskan bagaimana suatu rangkaian counter dapat digunakan sebagai pembagi frekuensi !
2. Sebutkan kegunaan lain dari counter !
3. Buat rangkaian asynchrounous counter modul 5, 8, 10, 13 !
4. Jelaskan mengapa asynchronous counter sering disebut pula sebagai ripple counter !
5. Tunjukkan berbagai jenis aplikasi dari rangkaian asynchronous counter !
PERCOBAAN 6
18
data input
CI
S0
S1
S2
S3
M
A0
B0
A1
B1
A2
B2
A3
B3
ALU
CO
Carry out
A=B
P
G
P
Q
P
Q
P
Q
P
Q
(1)
F0
(2)
F1
(3)
F2
(4)
F3
Carry control
output
20
BUKU PANDUAN
21