P. 1
PENGENDALI PENJEJAK ORIENTASI MATAHARI DENGAN METODE FUZZY LOGIC

PENGENDALI PENJEJAK ORIENTASI MATAHARI DENGAN METODE FUZZY LOGIC

|Views: 2,433|Likes:
Dipublikasikan oleh Septianto Hadi

More info:

Published by: Septianto Hadi on Jan 07, 2010
Hak Cipta:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

08/18/2013

pdf

text

original

PENGENDALI PENJEJAK ORIENTASI MATAHARI DENGAN METODE FUZZY LOGIC BERBASIS MIKROKONTROLER

SKRIPSI

Oleh Muhammad Bahrul Efendi NIM 031910201125

PROGRAM STUDI STRATA SATU JURUSAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS JEMBER
2008

PENGENDALI PENJEJAK ORIENTASI MATAHARI DENGAN METODE FUZZY LOGIC BERBASIS MIKROKONTROLER

SKRIPSI
diajukan guna melengkapi tugas akhir dan memenuhi salah satu syarat untuk menyelesaikan Program Studi Teknik Elektro (S1) dan mencapai gelar Sarjana Teknik

Oleh Muhammad Bahrul Efendi NIM 031910201125

PROGRAM STUDI STRATA SATU JURUSAN TEKNIK ELEKTRO FAKULTAS TEKNIK UNIVERSITAS JEMBER
2008

PERSEMBAHAN

Skripsi ini merupakan karya yang tak terlupakan bagiku yang berisikan harapan dan manfaat untuk kehidupan manusia menuju kehidupan yang lebih baik. Oleh karena, karya ini ingin saya persembahkan untuk: 1. Kedua orang tuaku, Ayahanda H.A. Masjkur, BA., dan Ibunda Hj.R. Widji Astuti 2. Kakakku Mas Ghofur R.A. dan Mbak Siti Zullaiha 3. Kakakku Mas Agus I.A. dan Mbak Pongky Oktavia 4. Kakakku Mas Joko Lelono dan Mbak Alin Hidayati 5. Para keponakanku Chiko, Farhan, Cita dan Burhan semoga jadi anak yang sholeh dan sholehah 6. Para kerabat dan sanak family yang masih menjunjung tinggi nilai kekeluargaan 7. Sang penyejuk hati “A-chay”, yang jauh dimata dekat dihati; 8. Almamater Fakultas Teknik Universitas Jember; 9. Semua orang yang mengembangkan teknologi alternatif untuk kehidupan manusia yang lebih baik; 10. Dan semua orang yang membaca skripsi ini.

ii

MOTTO

Allah akan meninggikan orang-orang yang beriman di antara kamu dan orang-orang yang diberi ilmu pengetahuan beberapa derajat. (Terjemahan Surat Al-Mujadalah Ayat 11)

Orang yang beruntung adalah orang yang hari ini lebih baik dari hari kemarin, orang yang merugi adalah orang yang hari ini sama dengan hari kemarin, sedangkan orang yang celaka adalah orang yang hari ini lebih buruk dari hari kemarin. (H.R. Bukhari Muslim)

Tidak ada yang tidak mungkin dilakukan dalam kehidupan ini, kecuali jika Allah SWT. sudah berkehendak lain. (Rho_el)

Apa yang memberikan kita kepastian dalam hidup kita adalah keberanian (Rho_el)

iii

PERNYATAAN

Saya yang bertanda tangan di bawah ini: Nama NIM : Muhammad Bahrul Efendi : 031910201125

Menyatakan dengan sesungghnya bahwa karya ilmiah yang berjudul Pengendali Penjejak Orientasi Matahari dengan Metode Fuzzy Logic Berbasis Mikrokontroler adalah benar-benar hasil karya sendiri, kecuali jika dalam pengutipan substansi disebutkan sumbernya, dan belum pernah diajukan pada institusi mana pun, serta bukan karya jiplakan. Saya bertanggng jawab atas keabsahan dan kebenaran isinya sesuai dengan sikap ilmiah yang harus dijunjung tinggi. Demikian pernyataan ini saya buat dengan sebenarnya, tanpa adanya tekanan dan paksaan dari pihak mana pun serta bersedia mendapat sanksi akademik jika ternyata di kemudian hari pernyataan ini tidak benar.

Jember, Juni 2008 Yang menyatakan,

Muhammad Bahrul Efendi NIM 031910201125

iv

SKRIPSI

PENGENDALI PENJEJAK ORIENTASI MATAHARI DENGAN METODE FUZZY LOGIC BERBASIS MIKROKONTROLER

Oleh Muhammad Bahrul Efendi NIM 031910201125

Pembimbing

Dosen Pembimbing Utama Dosen Pembimbing Anggota

: Andi Setiawan, ST., MT. : Saiful Bukhori, ST., M.Kom.

v

LEMBAR PENGESAHAN

Skripsi berjudul Pengendali Penjejak Orientasi Matahari dengan Metode Fuzzy Logic Berbasis Mikrokontroler telah diuji dan disahkan oleh Fakultas Teknik Jurusan Teknik Elektro, Universitas Jember pada: Hari : Kamis

Tanggal : 26 Juni 2008 Tempat : Program Studi Strata Satu Jurusan Teknik Elektro Fakultas Teknik Universitas Jember

Menyetujui, Pembimbing Utama (Ketua Penguji) Pembimbing Pendamping (sekretaris)

Andi Setiawan, ST., MT. NIP. 132 162 513

Saiful Bukhori, ST., M.Kom. NIP. 132 125 681

Penguji I

Penguji II

Penguji III

H.R.B. Moch. Gozali, ST., MT. NIP. 132 231 416

Sumardi, ST., MT. NIP. 132 206 138 Mengesahkan Dekan,

H. Samsul Bachri M., ST., M.MT. NIP. 132 206 139

Ir. Widyono Hadi, MT. NIP. 131 832 307

vi

Pengendali Penjejak Orientasi Matahari dengan Metode Fuzzy Logic Berbasis Mikrokontroler Muhammad Bahrul Efendi Jurusan Teknik Elektro, Fakultas Teknik, Universitas Jember

ABSTRAK
Photovoltaic cell merupakan piranti elektronik yang dapat mengubah energi cahaya matahari menjadi energi listrik. Kendala yang dihadapi adalah siklus harian dan siklus tahunan dari bumi yang menyebabkan posisi matahari yang berubah-ubah sehingga menyebabkan kurang optimalnya Photovoltaic cell dalam pengkonversian energi cahaya matahari menjadi energi listrik. Penelitian ini menggunakan sistem kendali fuzzy logic untuk mengatur posisi photovoltaic cell untuk selalu tegak lurus menghadap matahari dengan manggunakan empat sensor cahaya (LDR) untuk mendeteksi posisi matahari dari alat penjejak matahari. Kemudian data yang diperoleh dari pengukuran daya yang dihasilkan photovoltaic cell dengan sistem penjejak matahari dibandingkan dengan pengukuran daya yang dihasilkan photovoltaic cell yang tidak menggunakan sistem penjejak matahari. Kata Kunci: matahari, photovoltaic cell, fuzzy logic, mikrokontroler

vii

Sun Oriented Tracking Controller using Fuzzy Logic Method Based on Microcontroller Muhammad Bahrul Efendi Electrical Engineering, Engineering Faculty, Jember University

ABSTRACT
Photovoltaic cell is electronic device that can convert the sunlight energy become the electric energy. The problem are day and year cycle of the earth that can change position of the sun that caused conversion energy from sunlight energy into electric energy of photovoltaic cell does not work optimum. This research is used fuzzy logic control to set position of photovoltaic cell looks out into the sun with four light sensors (LDR) to detect position of the sun from the sun tracker. Then, power measuring data from photovoltaic cell that used solar tracker compared with power measuring data from photovoltaic cell that does not used solar tracker. Keyword: the sun, photovoltaic cell, fuzzy logic, microcontroller

viii

RINGKASAN

Pengendali Penjejak Orientasi Matahari dengan Metode Fuzzy Logic Berbasis Mikrokontroler, Muhammad Bahrul Efendi, 031910201125; 2008; 63 halaman; Jurusan Teknik Elektro Fakultas Teknik Universitas Jember.

Photovoltaic cell merupakan piranti elektronik yang dapat mengkonversi energi cahaya matahari menjadi energi listrik. Namun dalam proses konversi energi pada photovoltaic cell ini dipengaruhi banyak faktor yang dapat mengurangi optimalisasi pengkonversian energi. Diantaranya adalah faktor orientasi terhadap matahari yang selalu berubah-ubah yang dapat mengurangi optimalisasi photovoltaic cell dalam pengkonversian energi matahari menjadi energi listrik. Oleh karena itu diperlukan suatu alat yang dapat mengatur pergerakan photovoltaic cell untuk selalu tegak lurus menghadap matahari dengan tujuan untuk mendapatkan daya keluaran yang optimal. Sistem Kendali Fuzzy adalah suatu metode kontrol menggunakkan tahapan himpunan, proses fuzzyfikasi, proses aturan fuzzy, dan proses defuzzyfikasi. Teknik perancangan sistem pengendali penjejak orientasi matahari ini menggunakan metode Fuzzy Logic. Dalam sistem ini terdapat empat variabel masukan yang berasal dari keempat sensor cahaya (LDR) dan dua sistem keluaran berupa dua motor DC yang menggerakkan photovoltaic cell secara dual axis. Dengan aturan yang disesuaikan dengan kondisi, maka motor DC akan menggerakkan photovoltaic cell menyesuaikan dengan posisi matahari dari sistem penjejak orientasi matahari. Penelitian ini dilakukan sepenuhnya di Laboratorium Konversi Energi Listrik pada bulan September 2007 sampai dengan bulan Juni 2008. Penelitian ini dilakukan dengan beberapa metode yaitu; perancangan mekanik yang dapat bergerak secara dual axis, perancangan hardware dan perancangan software pengendali dengan metode Fuzzy Logic.

ix

Hasil dari penelitian ini adalah sistem mekanik dapat berjalan dengan sempurna, sensor cahaya (LDR) yang menghadap 4 penjuru arah mata angin dapat memetakan posisi matahari terhadap sistem penjejak orientasi matahari, sistem dapat mengikuti perubahan posisi matahari terhadap posisi sistem penjejak orientasi matahari setiap satu jam sekali dengan asumsi untuk penghematan catu daya yang dipakai untuk menggerakkan sistem penjejak orientasi matahari. Kesimpulan yang didapat dari hasil analisis dan pembahasan penelitian ini adalah sistem penjejak orientasi matahari dapat berjalan dengan baik dan dapat mendeteksi posisi matahari terhadap sistem penjejak orientasi matahari dan dapat mengikuti pergerakan matahari secara periodik serta nilai daya yang dihasilkan photovoltaic cell yang menggunakan sistem penjejak orientasi matahari mempunyai nilai yang lebih tinggi dibandingkan dengan nilai daya yang dihasilkan photovoltaic cell yang tidak menggunakan sistem penjejak orientasi matahari.

x

PRAKATA Puji Syukur ke hadirat Allah SWT atas segala rahmat dan karunia-Nya sehingga skripsi yang berjudul Pengendali Penjejak Orientasi Matahari dengan Metode Fuzzy Logic Berbasis Mikrokontroler dapat terselesaikan. Skripsi ini disusun untuk memenuhi salah satu syarat untuk menyelesaikan pendidikan strata satu (S1) pada Jurusan Teknik Elektro Fakultas Teknik Universitas Jember. Penyusunan skripsi ini tidak lepas dari bantuan berbagai pihak. Oleh karena itu, ingin disampaikan ucapan terima kasih kepada: 1. Ir. Widyono Hadi, MT., selaku Dekan Fakultas Teknik; 2. H.R.B. Moch. Gozali, ST., MT., selaku Ketua Jurusan Teknik Elektro Universitas Jember; 3. Andi Setiawan, ST., MT., selaku dosen pembimbing pertama dan

Saiful Bukhori, ST., M.Kom.,. selaku dosen pembimbing kedua yang telah bersabar membimbing, meluangkan banyak waktu, pikiran, perhatian dan tenaga serta selalu memberikan semangat dalam penulisan skripsi ini; 4. H.R.B. Moch. Gozali, ST., MT., selaku Penguji I, Sumardi, ST., MT., selaku Penguji II dan H. Samsul Bachri, ST., M.MT., selaku Penguji III; 5. PT. Caturmukti Pratama, selaku donatur Photovoltaic Cell; 6. Ayahanda H.A. Masjkur, BA., dan Ibunda Hj.R. Widji Astuti tercinta yang tak pernah lelah memberikan cinta, kasih sayang, pelajaran hidup, semangat dan do’a dalam setiap langkahku selama ini; 7. Kakak-kakakku, Mas Ghofur R.A., Mas Agus I.A. dan Mbak Alin Hidayati yang telah membimbingku dan menemaniku dari aku mulai melihat hingga sekarang; 8. Guru-guruku yang telah sudi menurunkan ilmunya kepadaku, semoga bermanfaat bagi kehidupanku dan kehidupan umat manusia; 9. Almamater Fakultas Teknik Universitas Jember yang telah memberikan wadah perjuanganku;

xi

10. Teman-teman Teknik Elektro UNEJ ’03, HME, RISTEK, b-TEK, UKM Robotika, KKT kel XV, Laborats yang telah menemani perjuanganku di Fakultas Teknik UNEJ; 11. Mantan anggota Nanas X dan Markas Serudji 64 (A-, Akbar, Arip, Ashadebi, Fahmi, Shodex, Udienz, ARY dan Yanuar) yang telah menemaniku dalam suka dan duka; 12. Para penunggu Lab. (Wonokairoen, Krebo, bundu, OZI’, Dini, Becak Gila, Panjoel Lagi) yang telah menemaniku menyelesaikan skripsi ini; 13. Titis Hapsari P. yang telah memberikan semangat dan perhatiannya selama ini; 14. Semua orang yang telah banyak membantuku selama ini yang tidak mungkin disebutkan dalam karyaku ini. Segala kritik dan saran dari semua pihak demi kesempurnaan skripsi ini senantiasa diharapkan. Akhirnya berharap semoga skripsi ini dapat bermanfaat.

Jember, Juni 2008

Penyusun

xii

DAFTAR ISI

Halaman HALAMAN JUDUL ............................................................................................ HALAMAN PERSEMBAHAN ........................................................................... HALAMAN MOTTO ........................................................................................... HALAMAN PERNYATAAN............................................................................... HALAMAN PEMBIMBINGAN ......................................................................... HALAMAN PENGESAHAN .............................................................................. ABSTRAK ............................................................................................................. RINGKASAN ....................................................................................................... PRAKATA ............................................................................................................ i ii iii iv v vi vii ix xi

DAFTAR ISI ......................................................................................................... xiii DAFTAR TABEL ................................................................................................. xvi DAFTAR GAMBAR ............................................................................................ xvii DAFTAR LAMPIRAN ........................................................................................ BAB 1. PENDAHULUAN ................................................................................. 1.1 1.2 1.3 1.4 Latar Belakang ............................................................................ Rumusan Masalah ....................................................................... Batasan Masalah ......................................................................... Tujuan dan Manfaat.................................................................... 1.4.1 1.4.2 Tujuan ............................................................................... Manfaat ............................................................................. xx 1 1 2 3 3 3 3 4 4 5 6 6 7

BAB 2. TINJAUAN PUSTAKA ........................................................................ 2.1. Orientasi Terhadap Matahari .................................................... 2.2. Sel Surya ...................................................................................... 2.2.1 Modul dan Array .........................................................

2.2.2 Persamaan Rangkaian Listrik Solar Cell ........................... 2.2.3 Tegangan Open Circuit dan Arus Hubung Singkat ...........

xiii

2.2.4 Faktor Pengoperasian Solar Cell........................................ 2.3. Logika Fuzzy ................................................................................ 2.3.1 2.3.2 2.3.3 2.3.4 2.3.5 Himpunan Fuzzy ............................................................... Fuzzyfikasi ........................................................................ Penyusunan Aturan Pengendalian...................................... Defuzzyfikasi ..................................................................... Kontroler Logika Fuzzy .....................................................

9 11 12 13 14 14 15 15 16 18 19 20 20 21 22 23 24 24 34 28 28 28 28 29 29 30 30 32 33

2.4. Mikrokontroler AT89S52 ........................................................... 2.4.1 2.4.2 Deskripsi Mikrokontroler AT89S52 ................................. Struktur Memori.................................................................

2.5. ADC (Analog to Digital Converter) ............................................. 2.5.1 Fitur dan Spesifikasi Teknis ..............................................

2.6. LDR (Light Dependent Resistor) ................................................ 2.7. Penguat Operasional (OP-AMP) ................................................ 2.8. Encoder.......................................................................................... 2.8.1 2.8.2 Rotary Encoder Absolut .................................................... Relative Rotary Encoder ....................................................

2.9. Motor DC ...................................................................................... BAB 3. METODE PENELITIAN ..................................................................... 3.1. Waktu dan Tempat Penelitian .................................................. 3.2. Alat dan Bahan............................................................................ 3.2.1 3.2.2 Hardware ......................................................................... Software ............................................................................

3.3. Tahap Penelitian.......................................................................... 3.4. Perancangan Perangkat Keras .................................................. 3.4.1 3.4.2 3.4.3 3.4.4 Perancangan Konstruksi Mekanik ................................... Perancangan Sensor Cahaya ............................................. Perancangan OP-AMP...................................................... ADC 0808/0809................................................................

xiv

3.4.5 3.4.6 3.4.7 3.4.8 3.4.9

Mikrokontroler AT89S52 ................................................. Driver Motor DC .............................................................. Motor DC.......................................................................... Encoder............................................................................. Catu Daya .........................................................................

34 35 36 36 37 37 37 58 58 43 45 47 48 49 50 52 53 55 55 56

3.5. Perancangan Perangkat Lunak ................................................. 3.5.1 Perancangan Model Fuzzy Logic Controller ....................

BAB 4. HASIL DAN PEMBAHASAN ............................................................. 4.1 Hasil Pengujian dan Analisis Pengujian .................................. 4.1.1 4.1.2 4.1.3 4.1.4 4.1.5 4.1.6 4.1.7 4.1.8 4.2 Sensor Cahaya (LDR) ...................................................... Penguat Operasional (OP-AMP) ....................................... ADC 0809 ......................................................................... Mikrokontroler AT89S52 ................................................. Driver Motor DC................................................................ Encoder .............................................................................. Catu Daya........................................................................... Pengujian Alar Secara Keseluruhan...................................

Analisis Program dan Data ........................................................ 4.2.1 4.2.2 4.2.3 Sensor Cahaya ................................................................... Sistem Fuzzy Logic ............................................................ Perbandingan Arus dan Tegangan Panel Surya antara Sistem Penjejak Matahari dengan Sistem Tanpa Penjejak Matahari .............................................................................

58 62 62 62

BAB 5. KESIMPULAN DAN SARAN................................................................ 5.1 5.2 Kesimpulan ...................................................................... Saran ................................................................................

DAFTAR PUSTAKA LAMPIRAN

xv

DAFTAR TABEL

Halaman Tabel 4.1 Tabel 4.2 Tabel 4.3 Tabel 4.4 Tabel 4.5 Tabel 4.6 Tabel 4.7 Tabel 4.8 Tabel 4.9 Data Hasil Pengukuran Sensor ......................................................... Hasil Pengujian Rangkaian Penguat Operasional Tak Membalik .... Hasil Pengujian ADC 0809............................................................... Hasil Pengujian Sistem Minimum Mikrokontroler........................... Hasil Pengujian Driver Motor DC .................................................... Hasil Pengujian Rangkaian Encoder................................................. Hasil Pengujian Rangkaian Catu Daya ............................................. Hasil Pengujian Penjejak Orientasi Matahari ................................... Data Arus dan Tegangan Panel Surya Tanpa Sistem Penjejak ......... 44 46 48 49 50 51 52 54 59 59

Tabel 4.10 Data Arus dan Tegangan Panel Surya dengan Sistem Penjejak .......

xvi

DAFTAR GAMBAR

Halaman Gambar 2.1 Posisi dari Solar Cell dalam Menerima Cahaya Matahari ............... Gambar 2.2 Kurva pada Solar Cell dengan Sudut Tangkap antara 0º - 90º......... Gambar 2.3 Bentuk PV Cell, Modul dan Array................................................... Gambar 2.4 Persamaan Rangkaian Listrik dari solar cell.................................... Gambar 2.5 Karakteristik I terhadap V pada PV cells ......................................... Gambar 2.6 Karakteristik P Terhadap V pada PV cell ........................................ Gambar 2.7 Karakteristik Temperatur Solar Cell terhadap Tegangan Keluaran. Gambar 2.8 Pengaruh Intensitas Matahari pada Nilai Arus dan Tegangan ......... Gambar 2.9 Ekstra Luasan Panel PV dalam Posisi Datar .................................... Gambar 2.10 Grafik Logika Boolean dengan Grafik Logika Fuzzy...................... Gambar 2.11 Definisi Himpunan Fuzzy A Secara Diagramatik............................ Gambar 2.12 Bagan Pengendali Logika Fuzzy...................................................... Gambar 2.13 Konfigurasi Pin Mikrokontroler AT89S52 ...................................... Gambar 2.14 Struktur Memori AT89S52 .............................................................. Gambar 2.15 Diagram Blok ADC 0808/0809........................................................ Gambar 2.16 Rangkaian Sensor Cahaya Matahari................................................. Gambar 2.17 Penguat Operasional (a) Simbol Op-Amp (b) dengan Resistor Masukan dan Umpan Balik untuk Mengatur Penguatan.................. Gambar 2.18 Rotary Encoder Absolut ................................................................... Gambar 2.19 Rotary Incremental Encoder ............................................................ Gambar 2.20 Prinsip Kerja Motor DC ................................................................... Gambar 3.1 Diagram Blok Sistem Pengendali Penjejak Orientasi Matahari....... Gambar 3.2 Rancangan Konstruksi Mekanik Penjejak Orientasi Matahari ........ Gambar 3.3 Peletakan Sensor Cahaya (LDR)...................................................... Gambar 3.4 Penyusunan Sensor Cahaya.............................................................. 22 23 24 26 29 30 30 31 4 5 6 6 7 8 9 9 11 11 13 15 16 18 19 21

xvii

Gambar 3.5 Rangkaian Sensor Penguat Cahaya beserta Penguat Tak Membalik LM324 ............................................................................ Gambar 3.6 Rangkaian ADC 0808/0809 ............................................................. Gambar 3.7 Sistem Minimum AT89S52 ............................................................. Gambar 3.8 Driver Motor DC .............................................................................. Gambar 3.9 Motor DC Superpowerjack II........................................................... Gambar 3.10 Encoder ............................................................................................ Gambar 3.11 Rangkaian Catu Daya....................................................................... Gambar 3.12 Model Detail Fuzzy Logic Controller (FLC) ................................... Gambar 3.13 Fungsi Keanggotaan Input Sensor Arah Timur (SE) ....................... Gambar 3.14 Fungsi Keanggotaan Input Sensor Arah Barat (SW) ....................... Gambar 3.15 Fungsi Keanggotaan Input Sensor Arah Utara (SN) ........................ Gambar 3.16 Fungsi Keanggoataan Input Sensor Arah Selatan (SS).................... Gambar 3.17 Fungsi Keanggotaan Output Arah dan Kecepatan Motor 1 ............. Gambar 3.18 Fungsi Keanggotaan Output Arah dan Kecepatan Motor 2 ............. Gambar 3.19 Model Plant dengan Kendali Fuzzy Logic Controller (FLC) .......... Gambar 3.20 Diagram Alir Program Penjejak Orientasi Matahari........................ Gambar 4.1 Pengujian Sensor Cahaya ................................................................. Gambar 4.2 Pengujian Penguat Operasional Tak Membalik ............................... Gambar 4.3 Grafik Hasil Pengujian Penguat Tak Membalik .............................. Gambar 4.4 Sistem Pengujian ADC 0808/0809 .................................................. Gambar 4.5 Pengujian Sistem Minimum Mikrokontroler ................................... Gambar 4.6 Pengujian Driver Motor DC ............................................................. Gambar 4.7 Pengujian Rangkaian Encoder ......................................................... Gambar 4.8 Pengujian Rangkaian Catu Daya...................................................... Gambar 4.9 Langkah-Langkah Jalur Sistem Logika Fuzzy................................. Gambar 4.10 Prosedur dalam Menentukan Pemilihan Rule .................................. 33 33 35 36 36 37 37 38 39 39 39 39 40 40 41 42 43 45 47 47 48 49 50 52 56 56

xviii

Gambar 4.11 Posisi Panel Ketika Posisi Matahari di Sebelah Barat Panel Surya . Gambar 4.12 Grafik Perbandingan Tegangan........................................................ Gambar 4.13 Grafik Perbandingan Arus................................................................

57 60 60

xix

DAFTAR LAMPIRAN

A. Skema Rangkaian Pengendali Penjejak Orientasi Matahari B. Listing Program Pengendali Penjejak Orientasi Matahari C. Data Sheet C1. Data Sheet PV-MF110EC3 C2. Data Sheet AT89S52 C3. Data Sheet ADC 0808/0809 C4. Data Sheet LM324-D C5. Data Sheet IRFP250

xx

BAB 1. PENDAHULUAN
1.1 Latar Belakang Konversi energi merupakan suatu proses perubahan bentuk energi dari yang satu menjadi bentuk energi lain yang dibutuhkan. Mengingat hukum kekekalan energi yang menyatakan bahwa ”energi tidak dapat diciptakan (dibuat) ataupun dimusnahkan akan tetapi dapat berubah bentuk dari bentuk yang satu ke bentuk lainnya (dikonversikan)”. Sehingga untuk memperoleh suatu bentuk energi, perlu adanya energi lain yang dikonversikan menjadi energi yang dibutuhkan tersebut. Salah satu contohnya untuk mendapatkan energi listrik yang tidak dapat diperoleh secara langsung, tetapi ada proses konversi energi sebelum energi listrik tersebut didapat. Salah satu contoh untuk memperoleh energi listrik adalah dengan mengkonversi energi cahaya matahari menjadi energi listrik. Photovoltaic cell (sel surya fotovoltaik) adalah piranti yang dapat mengkonversi energi cahaya matahari menjadi energi listrik. Namun dalam proses konversi energi pada panel surya ini dipengaruhi banyak faktor yang dapat mengurangi optimalisasi pengkonversian energi. Diantaranya adalah faktor orientasi terhadap matahari yang selalu berubah-ubah yang dapat mengurangi optimalisasi sel surya fotovoltaik dalam pengkonversian energi matahari menjadi energi listrik. Untuk mengatasi hal tersebut, optimasi daya panel surya yang dapat dilakukan adalah dengan mengatur pergerakan panel surya agar selalu tegak lurus terhadap matahari sebagai sumber energi yang akan dikonversi. Karena energi matahari akan lebih banyak diserap ketika panel surya berhadapan tegak lurus dengan matahari, dalam artian posisi panel surya harus tegak lurus dengan cahaya

1

2

yang datang (Mukund, 1999). Sehingga diperlukan suatu pengendali untuk menggerakkan panel surya untuk tetap menghadap matahari. Sistem pengendalian dengan panel surya merupakan suatu sistem kendali yang dapat memudahkan manusia dalam melakukan pengontrolan pada suatu alat. Karena metode fuzzy logic merupakan suatu sistem kendali yang dianalogikan menyamai sistem kendali manusia. Sehingga sistem kendali cerdas ini baik untuk diterapkan pada alat yang dipengaruhi banyak faktor (Kuswadi, 2006). .Dengan menerapkan metode fuzzy logic pada sistem penjejak yang berorientasikan matahari, akan memberikan kemudahan pengendalian sistem penjejak untuk selalu menghadap matahari sehingga diperoleh nilai daya optimal dari panel surya. Hal ini yang mendorong peneliti untuk merancang sistem penjejak orientasi matahari dengan menggunakan metode fuzzy logic yang berbasiskan mikrokontroler.

1.2 Rumusan Masalah Dari permasalahan tersebut di atas dapat dirumuskan beberapa masalah sebagai berikut: 1. Bagaimana perancangan dan pembuatan sistem pengendali penjejak orientasi matahari yang menggunakan metode fuzzy logic; 2. Analisis nilai daya yang dihasilkan dari Photovoltaic cell yang menggunakan sistem pengendali penjejak orientasi matahari dibandingkan dengan Photovoltaic cell dengan posisi tetap.

3

1.3 Batasan Masalah Berdasarkan uraian rumusan masalah di atas, maka pembahasan pada skripsi ini dibatasi pada: 1. Perancangan dan pembuatan perangkat keras (hardware) dan perangkat lunak (software) pengendali penjejak orientasi matahari dengan metode fuzzy logic; 2. Analisis kinerja sistem kendali; 3. Tidak membahas mengenai sistem mekanik.

1.4 Tujuan dan Manfaat 1.4.1 Tujuan 1. Mendesain, membuat dan menganalisa pengendali penjejak orientasi matahari dengan metode fuzzy logic; 2. Mengaplikasikan fuzzy logic dalam sistem kendali.

1.4.2 Manfaat 1. Dapat diimplementasikan pada masyarakat atau perusahaan yang menggunakan photovoltaic cell sebagai salah satu sumber daya listrik, yang membutuhkan efektivitas dari kinerja photovoltaic cell.

BAB 2. TINJAUAN PUSTAKA
2.1 Orientasi Terhadap Matahari Matahari adalah suatu bola gas yang sangat panas. Garis tengahnya ±1,39 juta Km atau ±109 kali lebih besar dari diameter bumi. Jarak dari permukaan luarnya ke bumi ±150 juta Km, sehingga cahaya matahari mencapai bumi membutuhkan waktu kira-kira 8 menit. Energi yang dikeluarkan oleh sinar matahari sebenarnya hanya diterima oleh permukaan bumi sebesar 69% dari total energi pancaran matahari. Suplai energi surya dari sinar matahari yang diterima oleh permukaan bumi sangat luar biasa besarnya yaitu 0,5 miliar energi matahari atau kira-kira 1,3 x 1017 Watt (Karmon, 1994). Melihat energi yang dikeluarkan dari pancaran matahari yang begitu besar, pemanfaatan energi matahari menjadi salah satu daya tarik tersendiri untuk dilakukan. Salah satu pemanfaatan energi matahari adalah penggunaan solar cell yang berfungsi mengubah energi matahari menjadi energi listrik. Namun dalam proses konversi energi pada solar cell ini dipengaruhi banyak faktor yang dapat mengurangi optimalisasi pengkonversian energi. Diantaranya adalah faktor orientasi terhadap matahari yang selalu berubah-ubah yang dapat mengurangi optimalisasi solar cell dalam pengkonversian energi matahari menjadi energi listrik (Mukund, 1999).

Sumber: Mukund (1999) Gambar 2.1. Posisi dari Solar Cell dalam Menerima Cahaya Matahari

4

5

Energi matahari akan lebih banyak diserap ketika solar cell berhadapan langsung dengan matahari, dalam artian posisi solar cell harus tegak lurus dengan cahaya datang. Dari situ efektivitas solar cell dalam menghasilkan daya yang lebih besar lebih mudah didapat. Dari grafik dapat dilihat ketika cahaya matahari yang diterima solar cell dalam berbagai posisi mulai dari 0º - 90º. Bahwa solar cell akan menghasilkan daya maksimal ketika posisinya saling tegak lurus dengan cahaya matahari. Dengan menengok perilaku bunga matahari yang selalu mengikuti arah matahari, solar cell perlu didesain seperti tersebut agar efektivitas kerja solar cell lebih maksimal (sumber: Mukund, 1999).

Sumber: Mukund (1999) Gambar 2.2. Kurva pada Solar Cell dengan Sudut Tangkap Antara 0º - 90º

2.2

Sel Surya Energi surya atau dalam dunia internasional lebih dikenal sebagai solar cell

atau photovoltaic cell, merupakan sebuah divais semikonduktor yang memiliki permukaan yang luas dan terdiri dari rangkaian dioda tipe p dan tipe n, yang mampu merubah energi sinar matahari menjadi energi listrik. Pengertian photovoltaic sendiri merupakan proses merubah cahaya menjadi energi listrik. Kata photovoltaic sendiri sebenarnya berasal dari bahasa Yunani photos yang berarti cahaya dan volta yang merupakan nama ahli fisika dari Italia yang menemukan tegangan listrik. Sehingga secara bahasa dapat diartikan sebagai cahaya dan listrik (photovoltaic). (sumber: Mukund, 1999).

6

2.2.1

Modul dan Array Solar cell dapat menghasilkan beberapa watt daya dari proses konversi energi

matahari ke energi listrik. Sehingga untuk memperoleh daya yang lebih tinggi, beberapa cells dihubungkan secara seri dan paralel pada panel (modul). Modul didesain dengan berbagai bentuk guna menyesuaikan dengan tempat dan efektivitas dari penerimaan cahaya matahari pada tempat tersebut.

Sumber: Mukund (1999) Gambar 2.3 Bentuk PV Cell, Modul dan Array

2.2.2

Persamaan Rangkaian Listrik Solar Cell Bentuk fisik dari solar cell dapat dibuat suatu persamaan rangkaian listrik.

Rangkaian tersebut mengacu pada arus keluaran I yang sama dengan arus hasil konversi cahaya IL, arus dioda Id dan arus shunt Ish. Resistansi seri Rs dihasilkan dari hambatan dalam dengan aliran arus, yang tergantung pada sambungan p-n, kotoran pada sambungan dan resistansi sambungan. Pada PV ideal, Rs = 0 dan Rsh = ∞ (tidak ada bocor ke ground). Pada persamaan rangkaian listrik, arus menuju beban luar (IL) yang dihasilkan dari Id dan Ish. Tegangan rangkaian terbuka (Voc) dihasilkan ketika arus beban IL = 0.

Sumber: Mukund (1999) Gambar 2.4. Persamaan Rangkaian Listrik dari Solar Cell

7

Voc = V + I.Rsh Sehingga arus beban didapat:
 Q.Voc  V I = I L − I D e AKT − 1 − oc   Rsh

(2.1)

(2.2)

2.2.3

Tegangan Open Circuit dan Arus Hubung Singkat Dua parameter penting yang biasa digunakan untuk mendeskripsikan besaran

elektris dari solar cell adalah tegangan rangkaian terbuka (Voc) dan arus hubung singkat (Isc). Arus hubung singkat didapat dengan menghubungkan terminal output dengan terminal arus, di bawah pencahayaan total. Dengan mengabaikan arus dioda dan arus ground-bocor di bawah tegangan zero-terminal, arus hubung singkat pada kondisi ini disebut arus cahaya IL. Tegangan konversi cahaya maksimum dihasilkan ketika dalam kondisi tegangan rangkaian terbuka.

Sumber: Mukund (1999) Gambar 2.5. Karakteristik I Terhadap V pada PV Cells

Karakteristik dari solar cell dapat dinyatakan dengan perbandingan kurva arus terhadap tegangan. Pada Gambar 2.5 menunjukkan solar cell ketika mengalami dua kondisi, yaitu kondisi cerah dan berawan. Pada kuadran I, bagian arsiran sebelah kiri dengan nilai tegangan menunjukkan nol disebut sebagai arus hubung singkat. Arus dapat kita ukur dengan menghubung singkat pada terminal keluaran. Pada kurva arsiran sebelah kanan menunjukkan tegangan rangkaian terbuka. Besar nilai tegangan ini dapat kita ukur pada terminal keluaran yang terbuka (kondisi arus = 0). Pada kurva

8

arsiran sebelah kiri, solar cell bekerja dengan sumber arus konstan, menghasilkan tegangan yang sesuai dengan resistansi beban. Pada kurva arsiran sebelah kanan, solar cell bekerja dengan nilai arus yang turun secara drastis dengan sedikit kenaikan tegangan. Pada kondisi seperti ini, solar cell bekerja seperti sumber tegangan konstan dengan hambatan dalam. Dan ketika kurva dalam keadaan diantara dua daerah arsiran, kurva mengalami titik knee.

Sumber: Mukund (1999) Gambar 2.6. Karakteristik P Terhadap V pada PV Cell

Daya keluaran modul dihasilkan dari arus dan tegangan keluaran. Pada Gambar 2.6, daya digambarkan berlawanan dengan tegangan. Hal ini membuktikan bahwasannya solar cell tidak menghasilkan daya ketika arus dan tegangan bernilai nol dan menghasilkan daya maksimum tegangan bergerak menuju titik knee pada kurva I terhadap V. Hal inilah yang menjadikan solar cell didesain tidak beroperasi ketika mencapai titik knee terendah pada sisi sebelah kiri. Solar cell didesain kurang lebih dengan sumber arus konstan pada analisis listrik dari sistem. Efisiensi dari konversi cahaya dari solar cell didefinisikan sebagai berikut

η=

daya keluaran daya matahari yang menimpa solar cell

(2.3)

Sehingga, efisiensi terbesar dan daya keluaran yang terbesar akan kita dapatkan ketika mendapat pencahayaan total (Mukund, 1999).

9

2.2.4

Faktor Pengoperasian Solar cell Faktor dari pengoperasian solar cell agar didapatkan nilai yang maksimum

sangat tergantung pada : a. Temperatur solar cell Sebuah solar cell dapat beroperasi secara maksimum jika temperatur sel tetap normal (pada 25º C), kenaikan temperatur lebih tinggi dari temperatur normal pada PV sel akan melemahkan tegangan (Voc). Pada gambar 2.7, setiap kenaikan temperatur solar cell 10 Celsius (dari 25º) akan berkurang sekitar 0,4 % pada total tenaga yang dihasilkan atau akan melemah dua kali (2x) lipat untuk kenaikan temperatur Sel per 10º C.

Sumber: Lorenzo Eduardo (1994) Gambar 2.7. Karakteristik Temperatur Solar Cell terhadap Tegangan Keluaran

b. Radiasi matahari Radiasi matahari di bumi dan berbagai lokasi bervariabel, dan sangat tergantung keadaan spektrum solar ke bumi. Pengaruh intensitas matahari akan banyak berpengaruh pada arus (I) sedikit pada tegangan (lihat gambar 2.8).

Sumber: Lorenzo Eduardo (1994) Gambar 2.8. Pengaruh Intensitas Matahari pada Nilai Arus dan Tegangan

10

c. Kecepatan angin bertiup Kecepatan tiup angin disekitar lokasi solar cell dapat membantu mendinginkan permukaan temperatur kaca-kaca solar cell.

d. Keadaan atmosfir bumi Keadaan atmosfir bumi berawan, mendung, jenis partikel debu udara, asap, uap air udara (Rh), kabut dan polusi sangat menentukan hasil maximum arus listrik dari solar cell.

e. Orientasi solar cell Orientasi dari rangkaian solar cell ke arah matahari secara optimum adalah penting agar solar cell dapat menghasilkan energi maksimum. Selain arah orientasi, sudut orientasi (tilt angle) dari solar cell juga sangat mempengaruhi hasil energi maksimum (lihat penjelasan tilt angle). Sebagai guidline: untuk lokasi yang terletak di belahan Utara latitude, maka panel/deretan PV sebaiknya diorientasikan ke Selatan, orientasi ke Timur Barat walaupun juga dapat menghasilkan sejumlah energi dari panel-panel/deretan PV, tetapi tidak akan mendapatkan energi matahari optimum.

f. Posisi letak solar cell terhadap matahari (tilt angle) Seperti pada gambar 2.9, mempertahankan sinar matahari jatuh ke sebuah permukaan solar cell secara tegak lurus akan mendapatkan energi maksimum ± 1000 W/m2 atau 1 kW/m2. Kalau tidak dapat mempertahankan ketegak lurusan antara sinar matahari dengan solar cell, maka bidang dibutuhkan solar cell dengan luas bidang yang lebih besar.

11

Sumber: Lorenzo Eduardo (1994) Gambar 2.9. Ekstra Luasan Panel PV dalam Posisi Datar.

Solar cell pada Equator (latitude 0 derajat) yang diletakkan mendatar (tilt angle = 0) akan menghasilkan energi maksimum, sedangkan untuk lokasi dengan latitude berbeda harus dicarikan “tilt angle” yang optimum.

2.3

Logika Fuzzy Sistem Fuzzy ditemukan pertama kali oleh Prof. Lotfi Zadeh pada

pertengahan tahun 1960 di Universitas California. Sistem ini diciptakan karena boolean logic tidak mempunyai ketelitian yang tinggi, hanya mempunyai logika 0 dan 1 saja. Sehingga untuk membuat sistem yang mempunyai ketelitian yang tinggi maka kita tidak dapat menggunakan boolean logic. Bedanya fuzzy dengan boolean logic dapat diilustrasikan pada gambar 2.10 (Kuswadi, 2002).

Sumber: Kuswadi (2002) Gambar 2.10. Grafik Logika Boolean dengan Grafik Logika Fuzzy

12

2.3.1

Himpunan Fuzzy Suatu himpunan fuzzy (fuzzy set) A dalam semesta pembicaraan (universe

discourse) U dinyatakan dengan fungsi keanggotaan (membership function) µ A yang harganya berada dalam interval [0, 1]. Secara matematika hal ini dinyatakan dengan:

µ A = U → [0,1]

(2.4)

Himpunan fuzzy set A dalam semesta pembicaraan u biasa dinyatakan sebagai sekumpulan pasangan elemen u (u anggota elemen U) dan besarnya derajat keanggotaan (grade of membership) elemen tersebut, µ A sebagai berikut: A = {(u, µ A (u) / u ε U)} (2.5)

Tanda ’/’ digunakan untuk menghubungkan sebuah elemen dengan derajat keanggotaannya. Jika U adalah diskrit, maka A dapat dinyatakan dengan : A = µ A (u1) / u1 +….+ µ A (un) / un Atau (2.6)

∑ µ (u ) / u
A 1

n

1

A=

i =1

(2.7)

Jika U adalah kontinyu, maka himpunan fuzzy dapat dinyatakan dengan: A=
U

∫ µ A (u ) / u

(2.8)

Tanda ’+’,’ ∑ ’, dan ’ ∫ ’, menyatakan operator union (gabungan). Sebagai contoh, untuk semesta pembicaraan ”bilangan cacah yang kurang dari 10” dan himpunan fuzzy A yang didefenisikan sebagai ”bilangan yang dekat dengan 5”, dinyatakan: A = 0/0 + 0.2/1 + 0.4/2 + 0.6/3 + 0.8/4+ 1.0/5 + 0.8/6 + 0.6/7 +0.4/8 + 0.2/9 Penyajian himpunan fuzzy A secvara diagramatik ditunjukkan pada Gambar 2.9

13

Derajat keanggotaan [0,1]
1 0.8 0.6 0.4 0.2 0 2 4 6 8 10

Elemen semesta pembicaraan

Sumber: Kuswadi (2002) Gambar 2.11 Defenisi Himpunan Fuzzy A Secara Diagramatik

Proses untuk mendapatkan besarnya derajat keanggotaan masukan yang berupa suatu variable numeric non-fuzzy (elemen himpunan) dalam suatu himpunan fuzzy disebut fuzzifikasi (fuzzyfication). Dalam logika fuzzy ada dua istilah yaitu : Variabel dan Himpunan. Variabel adalah suatu parameter masukan fuzzy, sedangkan himpunan adalah bagian-bagian dari variabel. Contoh dari variabel adalah umur, sedangkan himpunan dari kecepatan adalah muda, parobaya, tua.

2.3.2

Fuzzyfikasi Fuzzyfikasi merupakan proses untuk mengubah variabel non fuzzy (variabel

numerik) menjadi variabel fuzzy (variabel linguistik). Nilai-nilai masukan yang masih dalam bentuk variabel numerik yang telah dikuantitasi sebelum diolah oleh pengendali logika fuzzy harus diubah menjadi variabel fuzzy dulu. Melalui fungsi keanggotaan yang telah disusun maka dari nilai nilai masukan tersebut menjadi informasi fuzzy yang nanti berguna untuk proses pengolahan secara fuzzy.

14

2.3.3

Penyusunan Aturan Pengendalian Aturan-aturan fuzzy dinyatakan dalam bentuk “IF…THEN…” Yang

merupakan inti dari relasi fuzzy. Untuk mendapatkan aturan “IF…THEN…” diatas ada dua cara utama, yaitu; a. Menanyakan ke operator manusia, karena dengan cara manual telah mampu mengendalikan sistem tersebut dikenal dengan istilah “ Human Expert “ b. Menggunakan algoritma keluaran . Cara pertama tersebut merupakan cara langsung untuk mendapatkan aturan, tetapi operator tersebut mungkin akan sulit dapat mengatakan seluruh aturan-aturan tersebut, karena keterbatasan-keterbatasan tersebut maka banyak rekayasawan menawarkan ide untuk menggunakan data keluaran dan masukan sebagai dasar penyusunan aturan secara otomatis. pelatihan berdasarkan data-data masukan dan

2.3.4

Defuzzyfikasi Kuswadi, (2000) mengatakan bahwa dalam sistem kontrol secara umum,

terdapat suatu hubungan sebab akibat yang spesifik antara masukan dan keluaran sistem tersebut. Pengendali yang digunakan oleh logika fuzzy juga membutuhkan spesifikasi hubungan antara masukan dan keluaran, yang secara umum dinyatakan dengan IF...THEN… Proses untuk mendapatkan aksi keluaran dari suatu kondisi masukan dengan mengikuti aturan-aturan yang telah ditetapkan disebut inference atau reasoning (pengambilan Keputusan ). Keputusan yang dihasilkan dari proses penalaran ini masih dalam bentuk fuzzy, yaitu berupa derajat keanggotaan keluaran. Hasil ini harus diubah kembali menjadi variabel numerik non-fuzzy melalui proses defuzzyfikasi.

15

2.3.5

Kontroler Logika Fuzzy Pemakaian komputer dalam merancang pengendali logika fuzzy telah banyak

beredar. Sistem pengendalian fuzzy yang dirancang mempunyai dua masukan dan satu keluaran. Sistem pengendalian fuzzy mempunyai tahapan-tahapan yaitu:

Kuantisasi

Fuzzyfikasi

error

Defuzyfikasi

E dE

Aturan

Aksi kontrol

Sumber: Kuswadi (2000) Gambar 2.12 Bagan Pengendali Logika Fuzzy

2.4 Mikrokontroler AT89S52 AT89S52 adalah mikrokontroller keluaran Atmel dengan 8 Kbyte Flash PEROM (Programmable and Erasable Read Only Memory), AT89S52 merupakan memori dengan teknologi non-volatile memory, isi memori tersebut dapat diisi ulang ataupun dihapus berkali-kali. Memori ini biasa digunakan untuk menyimpan instruksi (perintah) berstandar MCS-51 code sehingga memungkinkan mikrokontroller ini untuk bekerja dalam mode single chip operation (mode operasi keping tunggal) yang tidak memerlukan external memory (memori luar) untuk menyimpan source code tersebut.

16

Sumber: http://www.atmel.com/ Gambar 2.13 Konfigurasi Pin Mikrokontroler AT89S52

2.4.1

Deskripsi Mikrokontroler AT89S52 Berikut diskripsi dari mikrokontroler keluarga ATMEL AT89S52 :

a. VCC (power supply) b. GND (ground) c. Port 0 Port 0 dapat berfungsi sebagai I/O biasa, low order multiplex addres/data ataupun menerima kode byte pada saat Flash Programming. Pada saat sebagai I/O biasa port ini dapat memberikan output sink ke delapan buah Transistor Transistor Logic (TTL) input atau dapat diubah sebagai input dengan memberikan logika 1 pada port tersebut. d. Port 1 Port 1 berfungsi sebagai I/O biasa atau menerima low order address bytes selama pada saat Flash Programming. Port ini mempunyai internal pull up dan berfungsi sebagai input dengan memberikan logika 1. Sebagai output port ini dapat memberikan output sink keempat buah input TTL. Fasilitas khusus dari port 1 ini adalah adanya In-System Programming, yaitu port 1.0 timer/conter 2, port 1.1 sebagai

17

masukan trigger timer/counter 2, port 1.5 sebagai MOSI, port 1.6 sebagai MISO, port 1.7 sebagai SCK. e. Port 2 Port 2 berfungsi sebagai I\O biasa atau high order address, pada saat mengakses memori secara 16 bit (Movx @DPTR). Pada saat mengakses memori secara 8 bit (Mov @Rn), port ini akan mengeluarkan sisi dari Special Function Register. Port ini mempunyai pull up dan berfungsi sebagai input dengan memberikan logika 1. Sebagai output, port ini dapat memberikan output sink keempat buah input TTL. f. Port 3 • Pin 3.0, sebagai RXD (Port Serial Input). • Pin 3.1, sebagai TXD (Port Seial Output). • Pin 3.2, sebagai INT0 (Port External Interupt 0). • Pin 3.3, sebagai INT1 (Port External Interupt 1). • Pin 3.4, sebagai T0 (Port External Timer 0). • Pin 3.5, sebagai T1 (Port External Timer 1). • Pin 3.6, sebagai WR (External Data Memory Write Strobe). • Pin 3.7, sebagai RD (External Data Memory Read Strobe). g. Pin 9, sebagai RST Reset akan aktif dengan memberikan input high selama 2 cycle. h. Pin 30, sebagai ALE/PROG Pin ini dapat berfungsi sebagai Address Latch Enable (ALE) yang melatch low byte address pada saat mengakses memori external. Sedangkan pada saat Flash Programming (PROG) berfungsi sebagai pulsa input. Pada operasi normal ALE akan mengeluarkan sinyal clock sebesar 1/16 frekwensi oscilator, kecuali pada saat mengakses memori external. Sinyal clock pada saat ini dapat pula di-disable dengan men-set bit 0 Special Function Register.

18

i. Pin 29, sebagai PSEN Pin ini berfungsi pada saat mengeksekusi program yang terletak pada memori external. PSEN akan aktif dua kali setiap cycle. j. Pin 31, Sebagai EA/VPP Pada kondisi low, pin ini akan berfungsi sebagai EA yaitu mikrokontroler akan menjalankan program yang ada pada memori external setelah system di reset. Jika berkondisi high, pin ini akan berfungsi untuk menjalankan program yang ada pada memori internal. Pada saat Flash Programming pin ini akan mendapat tegangan 12 Volt (VPP). k. Pin 19, sebagai XTALL1 (Input Oscillator). l. Pin 18, sebagai XTALL2 (Output Oscillator).

2.4.2

Struktur Memori AT89S52 mempunyai stuktur memori yang terdiri atas :

a. RAM Internal, memori sebesar 256 byte yang biasanya digunakan untuk menyimpan variabel atau data yang bersifat sementara; b. Special Function Register (Register Fungsi Khusus), memori yang berisi register-register yang mempunyai fungsi-fungsi khusus yang disediakan oleh mikrokontroller tersebut, seperti timer, serial dan lain-lain; c. Flash PEROM, memori yang digunakan untuk menyimpan instruksi-instruksi MCS51.

Sumber: http://planck.fi.itb.ac.id/ Gambar 2.14 Struktur Memori AT89S52

19

AT89S52 mempunyai struktur memori yang terpisah antara RAM Internal dan Flash PEROM-nya. RAM Internal dialamati oleh RAM Address Register (Register Alamat RAM) sedangkan Flash PEROM yang menyimpan perintahperintah MCS-51 dialamati oleh Program Adderss Register (Register Alamat Program). Dengan adanya struktur memori yang terpisah tersebut, walaupun RAM Internal dan Flash PEROM mempunyai alamat yang sama, yaitu alamat 00, namun secara fisiknya kedua memori tidak saling berhubungan (Widodo, 2004).

2.5 ADC (Analog to Digital Converter) “Pengubah analog ke digital mengambil masukan analog, mencupliknya, kemudian mengubah amplitudo dari setiap pencuplikan menjadi sandi digital (biner). Keluarannya adalah sejumlah bit-bit digital paralel yang status logikanya menunjukkan amplitudo dari setiap cuplikan” (KF. Ibrahim., 1996:129). Salah satu contoh pengubah analog ke digital adalah ADC 0809. ADC0809 adalah komponen CMOS monolitis dengan sebuah konverter analog ke digital 8 bit, multiplexer 8 input, dan logika kontrol yang kompatibel dengan mikroprosesor. ADC ini mempunyai ketelitian sebesar 1 bit LSB, melakukan konversi 8 bit dengan metode SAR (Succecive Approximation Register) dengan resolusi 8 bit dan waktu konversi 100 µS. Tegangan input maksimum analog sebesar 5 Volt.

Sumber: http://electronicslab.com/ Gambar 2.15 Diagram Blok ADC 0808/0809

20

ADC-08 adalah Analog to Digital Converter berbasis ADC0809 yang membutuhkan catu daya +5 VDC. Aplikasinya antara lain untuk pendeteksi tegangan dan mengubah data sensor analog menjadi digital.

2.5.1 1. 2. 3. 4. 5.

Fitur & Spesifikasi Teknis Resolusi ADC 8-bit. Tegangan kerja (VCC) = Tegangan referensi (Vref) = +5 VDC. Fungsi track-and-hold yang terintegrasi. Tanpa clock eksternal. Memiliki tiga operasi: a. RD (Read) Mode b. WR-RD (Write-Read) Mode c. WR-RD Stand Alone Operation

6.

Waktu Konversi 2,5 ms pada Read Mode dan 1,5 ms pada Write-Read Mode dan WR-RD Stand Alone Operation

7. 8.

Range input 0 VDC hingga +5 V (dengan VCC = +5 VDC) Selisih hasil pengukuran dan penghitungan maksimum 1 LSB (sekitar 20 mV dengan menggunakan VCC = +5 VDC)

9. 10. 11.

Tidak membutuhkan pengaturan zero atau full-scale adjust Antarmuka paralel dengan level tegangan CMOS atau TTL. Dapat dihubungkan melalui pin I/O ataupun Intel System Bus (System Bus hanya mendukung WR-RD Mode).

2.6 LDR Komponen LDR merupakan salah satu transduser yang sangat peka terhadap cahaya. Komponen ini mempnyai karakteristik yang dapat mendeteksi suatu cahaya yang dipancarkan, sehingga nilai tahanan LDR akan mengecil. Sebaliknya, jika cahaya yang menimpa LDR semakin meredup maka nilai tahanan LDR akan bernilai standar bahkan semakin membesar. Kondisi seperti ini dapat kita aplikasikan sebagai

21

sensor cahaya pada alat PV Cell tracking, yang dapat membantu dalam pencarian orientasi terhadap matahari. Sehingga kinerja PV Cell tracking ini lebih efektif. Dalam pembacaan posisi matahari nantinya, keluaran dari rangkaian LDR ini akan dihubungkan dengan ADC yang kemudian dijadikan sebagai masukan pada mikrokontroler. Berikut adalah gambar rangkaian sensor cahaya matahari :

Sumber: Heriyanto (2005) Gambar 2.16 Rangkaian Sensor Cahaya Matahari

2.7 Penguat Operacional (OP-AMP) Penguat operasional merupakan penguat khusus yang disebut op-amp. Penguat ini mempunyai sifat-sifat impedansi masukan tinggi. Impedansi luaran rendah dan penguat tegangan yang dapat diubah dan dapat diatur dengan resistor luar. Simbol untuk op-Amp ditunjukkan pada Gambar 2.17a. Op-Amp yang ditunjukkan pada Gambar 2.17a mempunyai dua masukan. Masukan sebelah atas diberi label sebagai masukan pembalik, yang ditunjukkan dengan tanda (-), masukan lainnya diberi label sebagai masukan bukan pembalik, dengan tanda (+). Luaran dari penguat juga ditunjukkan di sebelah kanan simbol. Berkaitan dengan keterangan di atas penguat operasional hampir tidak pernah digunakan secara tersendiri. Umumnya dua resistor yang ditambahkan pada op-amp, untuk mengatur penguatan tegangan dari penguat ini. Penguatan yang diperoleh dapat ditentukan dengan menggunakan persamaan:
Av ( penguat tegangan) = Rf Rin

22

Untuk memperoleh tegangan keluaran digunakan melalui persamaan :
Vout = Av .Vin

Penguat Op-Amp digunakan sebagai penguat penjumlah dan pembanding dalam rangkaian penguat dan rangkaian pengkonversi. Rangkaian pengkonversi di sini menterjemahkan tegangan analog pada masukan dan menghasilkan luaran digital. Penguat op-amp diatur secara mudah dengan mengeset perbandingan resistor masukan dan resistor umpan balik (Thokeim 1995; 321).

(a)
Rf
Rin

Vin

Vout

(b)
Sumber: Thokeim (1995) Gambar 2.17 Penguat Operasional (a) Simbol Op-Amp dan (b) dengan Resistor Masukan dan Umpan Balik untuk Mengatur Penguatan.

2.8 Encoder Encoder merupakan komponen yang banyak digunakan untuk pengukuran gerakan. Encoder secara umum dapat dikategorikan ke dalam optical (photoelectric), magnetic encoder dan tipe kontak mekanik. Photoelectric encoder memiliki tingkat akurasi yang tinggi, handal dan relative murah, mudah dalam aplikasinya.

23

Dilihat dari jenisnya, ada dua tipe encoder yaitu rotary dan linier. Secara teknis pada dasarnya sama, yang membedakan pada umumnya di aplikasinya. Pada rotary encoder mempunyai perangkat elektro-mekanikal yang digunakan untuk mengkonversi posisi anguler (sudut) dari lubang atau roda ke dalam kode digital atau menjadikannya sebagai transducer. Sedangkan pada linear encoder mempunyai perangkat elektronik yang berfungsi sebagai pembaca akan adanya obyek yang kemudian dikonversikan ke dalam kode digital. Adapun jenis dai rotary encoder ada dua macam, yaitu rotary encoder absolut dan relative rotary encoder. 2.9.1 Rotary Encoder Absolut Rotary Encoder Absolut menghasilkan kode digital yang unik untuk masingmasing beda sudut poros. Plat baja dipotong dengan bentuk tertentu kemudian ditempelkan ke piringan atau cakram dengan penyekat deimana terpasang kuat dengan poros (shaft). Saat piringan berputar, beberapa kontaknya menyentuh plat baja dan kontak yang lain tak menyentuh plat yang berlubang. Plat baja tersebut terhubung dengan sumber arus listrik dan masing-masing kontak terhubung ke sensor elektrik, sehingga memungkinkan maing-maing posisi poros membentuk kode biner yang unik dimana beberapa kontak terhubung ke sumber arus (switch ON) dan yang lain tak terhbung (switch OFF). Kode tersebut dibaca oleh peralatan kontrol untuk menerjemahkan sudut dari poros tersebut.

Sumber: Riyanto (2007) Gambar 2.18 Rotary Encoder Absolut

24

2.9.2

Relative Rotary Encoder Relative Rotary Encoder atau sering disebut Incremental Encoder digunakan

ketika metode pengkodean absolute tidak bisa digunakan, dengan sebab tempat yang terlalu kecil. Karena Relative Rotary Encoder ini mempunyai ukuran yang lebih kecil dibandingkan Rotary Encoder Absolut. Encoder ini menggunakan piringan yang dipasang pada poros dengan jumlah garis radial yang banyak seperti jeruji roda. Sebuah saklar optic seperti photodiode, akan menghasilkan pulsa listrik ketika piringan tersebut diputar. Sehingga dari penghitngan pulsa tersebut dapat diterjemahkan menjadi sudut putar dari poros yang diukur.

Sumber: Riyanto (2007) Gambar 2.19 Relative Incremental Encoder

2.9 Motor DC Motor listrik adalah alat atau mesin yang dapat merubah daya listrik menjadi daya mekanik. Apabila pada suatu penghantar yang kemudian dialiri listrik dan terletak di antara dua buah kutub medan magnet (kutub utara dan kutub selatan), maka pada penghantar tersebut akan terjadi gaya yang dapat menggerakkan penghantar tersebut. Motor dan generator searah dibuat dengan cara yang sama sehingga mesin DC dapat bekerja baik sebagai motor maupun sebagai generator. Cara kerja motor DC adalah arus mengalir melalui kumparan jangkar dan kumparan medan dari sumber tegangan DC, menyebabkan kumparan medan bereaksi sebagai magnet. Berdasarkan kaidah tangan kanan bahwa : suatu konduktor yang membawa arus dan berada dalam medan magnetik, maka konduktor tersebut akan bergerak. Dengan demikian,

25

kumparan jangkar yang berada dalam medan magnet yang dihasilkan oleh kumparan medan akan berputar. ”Pada prinsipnya mesin listrik dapat berlaku sebagai generator maupun sebagai motor. Perbedaannya hanya terletak dalam konversi dayanya” (Zuhal, 1991:148). Pada dasarnya konstruksi motor atau generator DC terdiri dari tiga bagian, yaitu bagian stator, bagian rotor, dan bagian lain yang diperlukan untuk menghasilkan arus. 1. Bagian stator Bagian stator adalah bagian yang tinggal tetap (tidak bergerak) yang terdiri dari rumah dengan kutub magnet yang dibuat dari pelat-pelat yang dipejalkan dengan gulungan penguat magnet berikut tutup rumah. 2. Bagian rotor Bagian rotor adalah bagian yang bergerak yang terdiri dari silinder dibuat dari pelat-pelat yang dipejalkan yang diberi saluran sebagai tempat kumparan yang biasa disebut angker atau jangkar. Pada angker atau jangkar terpasang kolektor atau komutator yang terdiri dari segmen-segmen yang berhubungan dengan gulungan angker. 3. Bagian lain-lain Yang dimaksud degan bagian lain-lain adalah bagian yang diperlukan untuk mengambil atau mengeluarkan arus dari yang bergerak yang disebut brostel atau sikat.

26

Sumber: Mackay (2003) Gambar 2.20 Prinsip Kerja Motor DC

Berdasarkan dibedakan atas :

sumber

arus

penguatan

magnet,

motor

DC

dapat

1. Motor Penguat Permanen 2. Motor DC penguatan terpisah, bila arus penguatan magnet diperoleh dari sumber DC diluar motor. Motor DC penguat terpisah memiliki kumparan jangkar dan kumparan medan yang di catu dari sumber yang berbeda. Pengaturan kecepatan dilakukan melalui pengaturan tegangan pada kumparan jangkar. 3. Motor DC dengan penguatan sendiri, bila arus penguatan magnet berasal dari motor itu sendiri. Sedangkan menurut kontruksinya terdapat tiga jenis motor DC, yaitu: 1. Motor DC Shunt Motor DC shunt memiliki kumparan medan yang dihubungkan secara paralel dengan kumparan kecepatan yang konstan. jangkar. Kondisi ini akan kecepatan banyak menghasilkan

Pengaturan

dapat dilakukan dengan tergantung pada

pengaturan tegangan secara stabil dengan torsi yang hanya

besarnya arus jangkar dan pengaturan tahanan yang dihubungkan seri dengan kumparan jangkar, tetapi cara ini kurang baik sebab rugi-rugi daya pada r akan

27

tergantung pada kecepatan dan torsi beban. 2. Motor DC Seri Motor DC seri mempunyai medan penguat yang dihubungkan seri dengan medan jangkar. Arus jangkar lebih besar daripada arus jangkar pada motor jenis shunt dan jumlah kumparan N, lebih sedikit. Tahanan pada motor DC seri lebih kecil karena tahanan itu sendiri merupakan bagian dari jumlah lilitan yang sedikit. Kecepatan motor dapat diatur melalui pengaturan catu. 3. Motor Kompond Motor ini merupakan gabungan dari sifat-sifat dari motor DC shunt dan motor DC seri, tergantung mana yang lebih kuat lilitannya,umumnya

motor jenis ini memiliki momen start yang lebih besar seperti motor DC seri. Perubahan kecepatan sekitar 25% terhadap kecepatan tanpa beban. Motor ini dibagi menjadi 2 jenis yaitu motor kompond panjang dan motor kompond pendek.

BAB 3. METODE PENELITIAN

3.1 Waktu dan Tempat Penelitian Perancangan dan pembuatan sistem di Laboratorium Konversi Energi Listrik Jurusan Teknik Elektro Fakultas Teknik Universitas Jember, yang dilaksanakan mulai bulan September 2007. Kegiatan tersebut meliputi ; perancangan sistem mekanis pengendali panel surya, perancangan hardware pengendali panel surya, mengatur posisi dan kalibrasi dari sensor-sensor, pembuatan pogram sebagai pengendali panel surya.

3.2 Alat dan Bahan 3.2.1 Hardware a. Sistem Mekanik dual-axis b. Panel Surya c. Pengukur Daya d. Sensor Cahaya (LDR) e. OP-AMP f. ADC 0808/0809 g. Mikrokontroler MCS’51 h. Driver Motor DC i. Rotary Encoder j. Motor DC

3.2.2

Software a. Compiler bahasa C/C++ (SDCC) b. Microsoft Visual C/C++ c. Downloader In System Programmer (ISProg)

28

29

3.3 Tahap Penelitian Tahap-tahap dalam penelitian ini secara garis besarnya meliputi: 1. Tahap perancangan perangkat keras; 2. Tahap penghubungan antar perangkat keras; 3. Tahap pembuatan program fuzzy logic; 4. Tahap sinkronisasi antara perangkat keras dengan perangkat lunak; 5. Tahap pengujian dan analisis hasil.

3.4 Perancangan Perangkat Keras Sistem ini terdiri dari: panel surya, pengukur daya (pengukur arus dan tegangan), piranti sensor cahaya (LDR), Op-Amp, konverter analog ke digital (ADC 0808/0809), mikrokontroler MCS’51, driver motor DC, motor DC dan encoder. Diagram blok sistem keseluruhan ditunjukkan pada gambar 3.1.

Gambar 3.1 Diagram Blok Sistem Pengendali Penjejak Orientasi Matahari

Driver sensor cahaya (LDR) dan driver pengukur daya terhubung dengan ADC 0808/0809, yang kemudian menjadi masukan pada mikrokontroler.

Mikrokontroler akan menerjemahkan masukan dari ADC yang kemudian melakukan pengendalian terhadap driver motor yang akan menentukan posisi panel surya terhadap cahaya matahari dengan umpan balik berupa perubahan putaran yang dipetakan oleh rotary encoder.

30

3.4.1 Perancangan Konstruksi Mekanik Konstruksi mekanik dirancang dengan pergerakan dual axis untuk memudahkan dalam pergerakan panel surya dalam perolehan optimasi daya terhadap matahari. Konstruksi mekanik ini dapat bergerak dari timur ke barat dan dari utara ke selatan. Gambar di bawah ini merupakan desain konstruksi mekanik yang digunakan untuk menggerakkan panel surya.

Gambar 3.2 Rancangan Konstruksi Mekanik Penjejak Orientasi Matahari

3.4.2 Perancangan Sensor Cahaya (LDR) LDR mempunyai karakteristik yang dapat berubah-ubah nilai resistansinya terhadap tingkat kepekaan cahaya. Semakin besar intensitas cahaya yang diterima LDR, maka semakin kecil nilai resistansi dari LDR. Dengan penyusunan posisi sensor menghadap 4 penjuru arah mata angin, diharapkan dapat menentukan kondisi dari keadaan disekitar alat yang sehingga dapat memetakan orientasi alat terhadap matahari.

Gambar 3.3 Peletakan Sensor Cahaya (LDR)

31

LDR akan menangkap cahaya matahari yang kemuudian dirubah besarannya menjadi nilai resistansi yang berbanding terbalik dengan kuat cahaya yang diterima. Nilai resistansi LDR ketika menerima cahaya matahari dengan intensitas yang terang adalah sekitar ±80 . Dengan menghubungkan dengan rangkaian tertutup yang dicatu dengan tegangan 5 V, diharapkan rangkaian sensor ini dapat menjadi transducer intensitas cahaya matahari. Dari rangkaian tersebut diharapkan output dari proses sensing kuat cahaya matahari sebesar 2 V. Untuk itu diperlukan rangkaian pembagi tegangan sebagai berikut:
R1   Vout =   .Vin  LDR + R1   R1  2= 5  80 + R1 
160 + 2.R1 = 5.R1 3R1 = 160 R1 = 53,33 Ω

Mengingat nilai R sebesar 53,33

tidak ada di pasaran, maka nilai R

dibulatkan menjadi 50 . Sehingga perhitungan dari rangkaian menjadi:
 50  Vout =  .5  80 + 50 
Vout = 1,92 V

Gambar 3.4 Penyusunan Sensor Cahaya

32

3.4.3 Perancangan Op-Amp Rangkaian penguat sensor cahaya (LDR) ini didesain menggunakan LM324, dengan tujuan untuk menguatkan tegangan yang dihasilkan dari proses sensing terhadap kuat cahaya yang ditangkap oleh LDR. Mengingat tegangan yang dihasilkan dari proses sensing LDR terhadap cahaya matahari berkisar antara 0 – 2 V, dan masukan tegangan terhadap ADC mempunyai kisaran 0 – 5 V. Sehingga penguatan yang dibutuhkan sekitar 2 – 3 kali penguatan. Untuk itu didesain penguat yang dapat menguatkan tegangan hasil sensing LDR sebesar:
Gain = Vout Vin

5 Gain = = 2,5 kali 2

Dengan penguatan yang dibutuhkan sebesar 2,5 kali penguatan, maka desain penguat direncanakan sebagai berikut:
Gain = 1 + 2,5 = 1 + 1,5 = Vr R2 Vr R2

Vr R2

Vr = 1,5 . R 2

Jika nilai R2 sudah ditentukan sebesar 330 , maka nilai Vr sebesar:
Vr = 1,5 . 330 Vr = 495 Ω

33

Dari perencancangan penguatan tersebut, maka dapat dibuat rangkaian sensor dan penguatannya sebagai berikut:

Gambar 3.5 Rangkaian Sensor Cahaya beserta Penguat Tak Membalik LM324

3.4.4 ADC 0808/0809 ADC 0808/0809 adalah IC pengubah tegangan analog menjadi digital dengan masukan berupa 8 kanal masukan yang dapat dipilih. IC ADC 0808/0809 dapat melakukan proses konversi secara terkontrol ataupun free running. Adapun masukan ADC berupa level tegangan antara 0 sampai 5 volt, yang berasal dari sensor-sensor. Yaitu keempat sensor cahaya (LDR) dan pengukur daya.

Gambar 3.6 Rangkaian ADC 0808/0809

34

3.4.5 Mikrokontroler AT89S52 Mikrokontroler merupakan otak dari alat penggerak panel surya yang menggerakkan dan menerapkan konsep fuzzy logic pada alat penggerak panel surya. Dengan mengusung teknologi mikroprosesor, mikrokontroler mampu melakukan eksekusi suatu program untuk mengendalikan panel surya ini. Mikrokontroler mempunyai 12 periode osilator dalam melakukan satu siklus mesin. Sedangkan dalam suatu program terdapat lebih dari satu siklus mesin. Sehingga dalam mengeksekusi suatu program memakan banyak waktu. Dengan mempercepat siklus mesin, dapat menjadi solusi akan lamanya waktu ekekusi program. Untuk mempercepat kita dapat mengatur waktu mein siklus sebagai berikut: Tcycle = 1 µs = C .12 fosc

1.12 fosc

fosc = 12 MHz

Mikrokontroler mempunyai 4 port yang berfungsi sebagai masukan maupun keluaran. Dalam perancangan penjejak orientasi matahari ini, keempat port tersebut digunakan dalam pengendali penjejak orientasi matahari. Adapun alamat-alamat port mikrokontroler ini adalah: P0 = Masukan dari ADC0809 P2.2 = Channel 2 ADC0809 (A2) P3.0 = Encoder Motor 1 P3.1 = Center Motor 1 P3.2 = Based Motor 1 P3.3 = Encoder Motor 2 P3.4 = Center Motor 2 P3.5 = Based Motor 2

P1.0 = Driver Relay 1 P1.1 = Driver Mosfet 1 P1.2 = Driver Relay 2 P1.3 = Driver Mosfet 2 P2.0 = Channel 0 ADC0809 (A0) P2.1 = Channel 1 ADC0809 (A1)

35

Gambar 3.7 Sistem Minimum AT89S52

3.4.6 Driver Motor DC Pengendalian motor DC dengan tegangan tinggi memerlukan switching yang tahan akan panas. IRFP250 merupakan salah satu MOSFET daya yang mampu bekerja pada tegangan tinggi. Dengan menggabungkan MOSFET IRFP250 dengan relay sebagai pembalik polaritas motor DC, maka motor DC sudah dapat dikendalikan arah putarannya beserta kecepatannya. Baik itu diputar dengan putaran searah jarum jam (CW) atau berlawanan arah dengan putaran jarm jam (CCW) dengan kecepatan rendah maupun tinggi. Driver motor ini dikendalikan dengan mikrokontroler sebagai otak dari pengendali penjejak orientasi matahari. Karena mikrokontroler beroperasi pada tegangan kerja 5 V sedangkan motor DC mempnyai tegangan kerja sebesar 36 V. Sehingga digunakan optocoupler sebagai pemisah tegangan kerja.

36

Gambar 3.8 Driver Motor DC

3.4.7 Motor DC Superpowerjack II + HQ Series merupakan type motor DC brushed dengan actuator yang dapat bergerak secara lurus. Dengan artian pergerakan yang dihasilkan tidaklah berputar searah jarum jam maupun sebaliknya. Pergerakannya berupa gerakan maju dan mundur, yang dapat memudahkan pergerakan panel surya. Dengan menggunakan catu daya sebesar 36 V dan arus ±0,7 A, motor DC ini sudah dapat dioperasikan dengan mudah.

Gambar 3.9 Motor DC Superpowerjack II

3.4.8 Encoder Sebagai sensor dari posisi panel surya dalam proses penjejak matahari, digunakan encoder. Encoder yang digunakan mempunyai resolusi satu pulsa per putaran, sehingga dapat digunakan sebagai penanda kemiringan panel surya. Adapun besar kemiringan panel surya ketika encoder telah mencapai satu pulsa adalah ±1,5º.

37

Gambar 3.10 Encoder

3.4.9 Catu Daya Pada rangkaian catu daya ini menggunakan baterai sebagai catu daya utama yang dalam sistem ini sekaligus menjadi beban dari panel surya. Baterai yang dipakai mempunyai tegangan kerja 12 V dengan kapasitas 75 Ah. Keluaran dari baterai akan diregulasi dengan 7812 dan 7805 untuk memenuhi tegangan kerja yang dibutuhkan pada kontroler. Sedangkan untuk memenuhi tegangan kerja pada motor, tegangan keluaran dari baterai akan dinaikkan menggunakan DC Chopper menjadi 36 V.

Gambar 3.11 Rangkaian Catu Daya

3.5 Perancangan Perangkat Lunak Perancangan dan pembuatan perangkat lunak ini membutuhkan pemahaman dan pengetahuan tentang bahasa C dan bahasa assembly 8051. Adapun algoritma dalam perangkat lunak pengendali panel surya adalah sebagai berikut: 3.5.1 Perancangan Model Fuzzy Logic Controller (FLC) Metode Fuzzy Logic Controller yang digunakan dalam penelitian ini adalah metode Sugeno, karena metode ini lebih cocok jika masukan kontroller berasal dari mesin atau peralatan bukan manusia.

38

Gambar 3.12 Model Detail Fuzzy Logic Controller (FLC)

a. Fuzzyfikasi Untuk merancang Fuzzy Logic Controller, terlebih dahulu ditentukan

fungsi keanggotaan dari setiap fuzzy set. Fungsi keanggotaan akan mengkonversi nilai crisp (numerik) menjadi nilai fuzzy. Fungsi keanggotaan yang harus ditentukan meliputi perubahan dari keempat sensor cahaya yang akan menentukan orientasi matahari. Tujuan membentuk fungsi keanggotaan dari setiap fuzzy set adalah untuk membentuk variabel linguistik dari tiap-tiap fuzzy set. Dalam penelitian ini penulis menggunakan 3 buah variabel linguistik. Dengan banyaknya variabel yang digunakan diharapkan diperoleh aksi kontrol yang lebih halus, karena semakin sedikit range dari tiap-tiap variabel semakin halus aksi kontrol yang dikeluarkan oleh controller. Pada sensor cahaya yang akan menentukan orientasi matahari, setiap sensornya didesain menggunakan crisp input sebanyak 3 variabel. Yaitu variabel Kurang Terang (KT), Terang (T) dan Sangat Terang (ST). Sedangkan pada crisp output sebagai tindakan akan keadaan yang diterima sensor dibagi menjadi 5 variabel, yaitu clock wise big (CWB), clock wise small (CWS), center (C), counter clock wise small (CCWS) dan counter clock wise big (CCWB).

39

Gambar 3.13 Fungsi Keanggotaan Input Sensor Arah Timur (SE)

Gambar 3.14 Fungsi Keanggotaan Input Sensor Arah Barat (SW)

Gambar 3.15 Fungsi Keanggotaan Input sensor Arah Utara (SN)

Gambar 3.16 Fungsi Keanggotaan Input sensor Arah Selatan (SS)

40

Gambar 3.17 Fungsi Keanggotaan Output Arah dan Kecepatan Motor 1

Gambar 3.18 Fungsi Keanggotaan Output Arah dan Kecepatan Motor 2

b.Penyusunan Aturan/Rules Aturan yang dipakai pada masukan sensor SE dan SW digunakan untuk mengatur motor 1 dan masukan dari sensor SN dan SS digunakan untuk mengatur motor 2. Dengan crip input dari masing masing masukan sensor dan crisp output dari masing-masing keluaran dapat dibuat aturan atau rules sebanyak 18 aturan. Aturanaturan tersebut antara lain: 1. 2. 3. 4. 5. 6. 7. 8. 9. Jika SE adalah KT dan SW adalah KT maka motor 1 adalah C Jika SE adalah KT dan SW adalah T maka motor 1 adalah CWS Jika SE adalah KT dan SW adalah ST maka motor 1 adalah CWB Jika SE adalah T dan SW adalah KT maka motor 1 adalah CCWS Jika SE adalah T dan SW adalah T maka motor 1 adalah C Jika SE adalah T dan SW adalah ST maka motor 1 adalah CWS Jika SE adalah ST dan SW adalah KT maka motor 1 adalah CCWB Jika SE adalah ST dan SW adalah T maka motor 1 adalah CCWS Jika SE adalah ST dan SW adalah ST maka motor 1 adalah C

10. Jika SN adalah KT dan SS adalah KT maka motor 2 adalah C

41

11. Jika SN adalah KT dan SS adalah T maka motor 2 adalah CWS 12. Jika SN adalah KT dan SS adalah ST maka motor 2 adalah CWB 13. Jika SN adalah T dan SS adalah KT maka motor 2 adalah CCWS 14. Jika SN adalah T dan SS adalah T maka motor 2 adalah C 15. Jika SN adalah T dan SS adalah ST maka motor 2 adalah CWS 16. Jika SN adalah ST dan SS adalah KT maka motor 2 adalah CCWB 17. Jika SN adalah ST dan SS adalah T maka motor 2 adalah CCWS 18. Jika SN adalah ST dan SS adalah ST maka motor 2 adalah C

3.5.2

Perancangan Plant

Gambar 3.19 Model Plant dengan Kendali Fuzzy Logic Controller (FLC)

Prinsip kerja Input controller adalah masukan dari keempat sensor yang akan memetakan perubahan posisi panel surya yang berorientasi terhadap matahari. Tulisan “Input” pada gambar diatas juga berisi masukan setpoint untuk input nilai intensitas cahaya dari masing-masing sensor. Setpoint dijadikan sebagai acuan. Dari nilai perubahan pada masing-masing sensor tersebut akan diolah sebagai masukan pada Fuzzy Logic Controller, yang kemudian akan diolah menjadi keluaran berupa gerak yang akan mengatur posisi panel surya terhadap orientasi matahari.

42

Gambar 3.20 Diagram Alir Program Penjejak Orientasi Matahari

BAB 4. PENGUJIAN DAN ANALISA HASIL

4.1

Hasil Pengujian dan Analisis Pengujian

4.1.1 Sensor Cahaya (LDR) Pengujian ini bertujuan untuk mengetahui berapa besarnya resistansi LDR terhadap cahaya matahari yang diterima dan besar tegangan ketika dihubungkan dengan rangkaian tertutup.
Cahaya LDR AVO meter

Gambar 4.1 Pengujian Sensor Cahaya

Pengujian sensor cahaya dilakukan dengan meletakkan sensor langsung di bawah sinar matahari dengan penyusunan seperti Gambar 4.1. Pengujian dilakukan sehari penuh dengan pengambilan data diambil setiap satu jam sekali. Pengambilan data dilaksanakan pada hari Kamis tanggal 20 Desember 2007 dengan kondisi cuaca cerah.

43

44

Dari pengujian yang telah dilakukan dengan cara di atas, diperoleh data sebagai berikut:
Tabel. 4.1 Data Hasil Pengukuran Sensor
Waktu (WIB) 06.00 07.00 08.00 09.00 10.00 11.00 12.00 13.00 14.00 15.00 16.00 17.00 18.00 SE 153 104 92 80 83 164 201 420 1k2 7k5 8k3 13k 15k Resistansi (Ohm) SW SN 7k9 940 7k3 764 7k4 538 4k3 471 2k5 187 1k8 156 963 128 106 162 94 356 91 510 89 671 88 906 89 1k SS 460 412 386 201 109 96 91 104 203 346 393 470 750 SE 1,25 1,5 2,00 2,02 2,01 1,06 0,92 0,5 0,2 0,02 0,02 0,018 0,015 Tegangan (Volt) SW SN 0,23 0,3 0,24 0,4 0,24 0,47 0,3 0,7 0,35 1,0 0,4 1,2 1,2 1,4 1,6 1,15 2,01 0,8 2,01 0,5 2,00 0,4 2,00 0,3 2,00 0,2 Ket. SS 0,5 0,7 0,8 1,15 1,5 2,0 2,0 1,5 1,2 0,8 0,6 0,5 0,4

Sumber: Data Primer Terolah, 2007

Dari Tabel 4.1, dapat diketahui bahwa tegangan terbesar dari SE sebesar 2,02 V dengan nilai resistansi pada LDR SE sebesar 80 ketika matahari berada

pada posisi sebelah timur dari sensor dan berhadapan langsung dengan SE. Sedangkan nilai tegangan terendah dari SE sebesar 0,018 V dengan nilai resistansi pada LDR SE sebesar 15k . Data ini diperoleh ketika matahari berada pada posisi

sebelah barat dari sensor atau membelakangi sensor SE. Sehingga dapat diambil kesimpulan bahwa cahaya matahari akan ditangkap oleh sensor LDR yang kemudian menyebabkan terjadi perubahan resistansi dari LDR yang sangat dipengaruhi oleh intensitas cahaya matahari yang ditangkap. Peletakan sensor dengan menghadap 4 penjuru arah mata angin, dapat memudahkan dalam penentuan letak matahari terhadap sensor. Ketika matahari berada di sebelah timur dari sensor, maka sensor SE akan mempunyai nilai tegangan yang besar sedangkan sensor SW mempunyai nilai tegangan yang kecil dan begitu pula sebaliknya. Sedangkan dalam penentuan letak matahari di sebelah utara dan selatan sensor, belum begitu jelas. Hal ini dikarenakan perubahan letak matahari di

45

utara dan di selatan sensor mempunyai siklus tahunan atau memerlukan waktu ± satu tahun untuk mengetahuinya. Sehingga tidak memngkinkan untuk dilakukan penelitian lebih lanjut dikarenakan memakan banyak waktu.

4.1.2 Penguat Operasional (Op Amp) Pengujian ini dilakukan bertujuan untuk mendapatkan penguatan beberapa kali agar didapatkan keluaran maksimal yang terukur terletak pada skala rata-rata sebesar 5 V DC.

Cahaya

AVO meter

Gambar 4.2 Pengujian Penguat Operasional Tak Membalik

Pengujian penguat operasional dilakukan dengan memberikan masukan tegangan yang kemudian dikuatkan sebesar 2,5 kali penguatan. Dengan mengubah nilai tegangan yang akan dikuatkan akan didapatkan nilai tegangan hasil penguatan yang berubah-ubah. Hasil dari pengujian kemudian dibandingkan dengan hasil penguatan berdasarkan perhitungan berdasarkan teori dengan perumusan sebagai berikut:

R  Vout =  2 + 1 .Vin R   1 

Membandingkan hasil teori dengan hasil pengukuran dengan perumusan sebagai berikut:
 Teori − pengujian  E% =   x 100% teori  

46

Hasil pengujian penguat tak membalik diperlihatkan pada Tabel 4.2 di bawah ini.

Tabel 4.2 Hasil Pengujian Rangkaian Penguat Operasional Tak Membalik
No. 1 2 3 4 5 Vin (Volt) 0,1 0,5 1 1.5 2 Vout Pengujian (Volt) 0,24 1,22 2,44 3,67 4,9 Rata-rata penguatan Vout Teori (Volt) 0,25 1,25 2,5 3,75 5 Error (%) 0,04 0,024 0,024 0,021 0,02 Penguatan 2,4 2,44 2,44 2,447 2,45 2,4354

Sumber: Data Primer Terolah, 2008

Analisis dari Tabel 4.2 di atas menunjukkan bahwa rangkaian penguat tak membalik mempunyai penguatan rata-rata sebesar 2,4354 kali penguatan , sedangkan penguatan tak membalik pada perhitungan adalah 2,5 kali penguatan, maka toleransi hasil kesalahan rata-rata pada penguatan tak membalik ini sebesar: Kesalahan = Hasil Perhitungan − Hasil Percobaan × 100 % Hasil Perhitungan 3,75 − 3,67 × 100 % 3,75

Kesalahan =

Kesalahan = 0,021 %

Pergeseran pada pengujian ini disebabkan karena penggunaan komponen yang masing–masing memiliki tingkat toleransi yang berbeda sehingga akan mempengaruhi besar penguatan tegangan hasil yang diperoleh. Jadi, dapat diketahui bahwa kesalahan pada penguatan tak membalik adalah sebesar 0,02 %.

47

Hasil pengujian rangkaian penguat operasional tak membalik dalam bentuk grafik Vout (volt) terhadap Vin (volt) diperlihatkan pada Gambar 4.9 berikut.
Tabel Pengujian Penguat Operasional 6 5 Vout (Volt) 4 3 2 1 0 0 0.5 1 1.5 2 2.5 Vin (volt)

Sumber: Data Primer Terolah, 2008 Gambar 4.3 Grafik Hasil Pengujian Penguat Tak Membalik

4.1.3 ADC0809 Pengujian ADC 0809 disini dengan memberikan masukan tegangan secara variabel antara 0 volt sampai 5 volt. Dari masukan tegangan tersebut akan dikonversikan menjadi data 8-bit yang dapat diidenifikasi dengan nyala led pada port keluaran ADC 0808/0809. Dengan kelebihan multiplexer pada masukan ADC 0808/0809, maka pengjian ADC 0808/0809 ini diseting hanya menggunakan channel 1 yang sekaligus mewakili channel masukan lainnya.

Gambar 4.4 Sistem Pengujian ADC 0808/0809

Hasil pengujian dari rangkaian ADC0809 ditunjukkan dalam Tabel 4.6 dibawah ini.

48

Tabel 4.3 Hasil Pengujian ADC 0809
Vin (Volt) 0 0.04 0.24 0.48 1.10 2 2.60 2.82 3 3.27 3.79 4 4.50 4.88 D7 0 0 0 0 0 0 1 1 1 1 1 1 1 1 D6 0 0 0 0 0 1 0 0 0 0 1 1 1 1 Keluaran ADC (Biner) D5 D4 D3 D2 D1 0 0 0 0 0 0 0 0 0 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 1 1 1 0 0 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1 1 D0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 Keluaran Desimal 0 3 15 31 63 111 143 159 191 175 207 223 239 255

Sumber: Data Primer Terolah, 2008 Keterangan: angka 1 = Led hidup angka 0 = Led padam

Hasil percobaan dari Tabel 4.5 di atas dapat disimpulkan bahwa ADC sudah dapat mengkonversi tegangan analog dengan baik, sehingga sudah bisa digunakan untuk konversi tegangan yang berasal dari keluaran penguat operasional.

4.1.4 Mikrokontroler AT89S52

Gambar 4.5 Pengujian Sistem Minimum Mikrokontroler

Cara pengujian yang dipakai disini dengan mencoba fungsi masukan dan keluaran dari masing-masing port mikrokontroler AT89S52. Dengan pemberian

49

program berupa logika 0 dan logika 1 serta penyalaan led pada masing-masing port sudah dapat untuk mengecek apakah mikrokontroler masih bisa berfungsi dengan baik atau tidak. Mengingat mikrokontroler mempnyai karakteristik aktif rendah, maka pengujian dengan sistem penyalaan led jika diberikan logika rendah. Dengan metode pengujian tersebut, didapatkan hasil pada tabel berikut:

Tabel 4.4 Hasil Pengujian Sistem Minimum Mikrokontroler
Pengujian Port 0 Port 0 Port 1 Port 1 Port 2 Port 2 Port 3 Port 3 Logika Program 1 0 1 0 1 0 1 0 Tegangan Keluaran 4,5 volt 0 volt 4,5 volt 0 volt 4,5 volt 0 volt 4,5 volt 0 volt Indikasi Led Mati Hidup Mati Hidup Mati Hidup Mati Hidup

Sumber: Data Primer Terolah, 2008

Dari hasil pengujian sistem minimum AT89S52 di atas dapat disimpulkan bahwa sistem minimum sudah dapat berfungsi dengan baik dan masing-masing port juga sudah berjalan dengan baik. Rangkaian ini sudah bisa digunakan untuk sistem kontrol dari rangkaian yang telah dibuat.

4.1.5 Driver Motor DC
Logika Program Driver Motor Motor DC

Gambar 4.6 Pengujian Driver Motor DC

Driver motor DC terdiri dari 4 masukan pengendalian yang semuanya dapat dikendalikan dengan memberikan masukan berupa logika 0 dan 1. Driver motor DC dibuat sedemikian rupa mengingat mikrokontroler keluarga MCS’51 mempunyai

50

karakteristik aktif rendah, sehingga driver dapat diaktifkan dengan memberikan masukan rendah atau diberi logika 0. Prosedur pengujian rangkaian ini adalah dengan memberi masukan berupa logika 0 dan 1 pada masing-masing masukan, dan didapatkan data sebagai berikut:
Tabel 4.5 Hasil Pengujian Driver Motor DC
No 1. 2. 3. 4. 5. 6. 7. 8. Kaki Masukan P1.0 P1.0 P1.1 P1.1 P1.2 P1.2 P1.3 P1.3 Logika 1 0 1 0 1 0 1 0 Motor 1 mati Motor 1 hidup Motor 1 dalam kondisi berputar searah jarum jam (CW) Motor 1 dalam kondisi berputar melawan arah jarum jam (CCW) Motor 2 mati Motor 2 hidup Motor 2 dalam kondisi berputar searah jarum jam (CW) Motor 2 dalam kondisi berputar melawan arah jarum jam (CCW) Hasil

Sumber: Data Primer Terolah, 2008

Dari hasil pengujian driver motor di atas, dapat diketahui bahwa untuk menghidupkan motor diperlukan logika 0 dan untuk mematikan motor diberi masukan logika 1. Sedangkan untuk mengatur arah putar dari motor tersebut kita dapat mengatur relay pada driver motor yaitu dengan memberikan masukan logika 0 untuk putaran searah jarum jam dan masukan logika 1 untuk putaran yang berlawanan arah jarum jam.

4.1.6 Encoder Pengujian ini ditujukan untuk mengetahui tingkat kemiringan dari posisi panel surya ketika motor penggerak panel digerakkan.

Gambar 4.7 Pengujian Rangkaian Encoder

51

Pengujian ini dilakukan dengan mengukur banyaknya putaran motor dc dengan mengidentifikasi pulsa dari putaran piringan encoder yang diasumsikan dengan keluaran berupa logika 0 dan 1 atau dengan menggunakan nyala led pada keluaran encoder. Prosedur pengujian ini dilakukan dengan posisi panel surya secara tegak lurus menghadap ke atas.
Tabel 4.6 Hasil Pengujian Rangkaian Encoder
Putaran Motor Searah Jarum jam Pulsa 0 10 20 30 40 50 Berlawanan Arah Jarum Jam 0 10 20 30 40 50 Derajat kemiringan 0º 15º 32º 46º 61º 77º 0º 16º 32º 46º 63º 76º

Sumber: Data Primer Terolah, 2008

Dari data di atas dapat dilihat ketika motor diputar searah jarum jam, maka
encoder akan mulai menghitung pulsa. Adapun besar derajat kemiringan dari setiap

satu pulsa adalah ±1,5º. Namun dari data yang diperoleh terdapat banyak ketidak presisian terhadap pengukuran tersebut. Hal ini dikarenakan bentuk piringan encoder yang mempunyai lubang penanda yang terlalu besar sehingga ketika encoder mendeteksi penanda tersebut, motor belum dimatikan. Sehingga ketika motor berhenti encoder sudah mendeteksi pulsa selanjutnya.

52

4.1.7 Catu Daya

Gambar 4.8 Pengujian Rangkaian Catu Daya

Pengujian dilakukan untuk mengetahui tegangan keluaran dari baterai yang dibutuhkan kontroler dan juga motor DC. Pada kontroler menggunakan tegangan kerja 5 V dan 12 V, sedangkan pada motor DC menggunakan tegangan kerja 36 V. Pengujian dilakukan dengan mengukur tegangan keluaran dari tiap-tiap blok setiap menit. Dengan prosedur tersebut didapatkan data sebagai berikut:
Tabel 4.7 Hasil Pengujian Rangkaian Catu Daya
Menit ke 1 2 3 4 5 6 7 8 9 10 Tegangan diinginkan 5 volt Hasil Pengukuran (Volt) 4.95 volt 4.94 volt 4.96 volt 4.97 volt 4.95 volt 4.95 volt 4.96 volt 4.95 volt 4.96 volt 4.95 volt Error persen (E %) 1% 1.2 % 0.8 % 0.6 % 1% 1% 0.8 % 1% 0,8 % 1%

Menit ke 1 2 3 4 5 6 7 8 9 10

Tegangan diinginkan 12 volt

Hasil Pengukuran (Volt) 11,96 11,96 11,96 11,97 11,98 11,97 11,97 11,97 11,97 11,97

Error persen (E %) 0.3 % 0.3 % 0.3 % 0.2 % 0,1 % 0.2 % 0.2 % 0.2 % 0.2 % 0.2 %

53

Menit ke

Tegangan diinginkan

1 36 volt 2 3 4 5 6 7 8 9 10 Sumber: Data Primer Terolah,2008

Hasil Pengukuran (Volt) 35,89 35,89 35,92 35,92 35,92 35,92 35,89 35,85 35,85 35,85

Error persen (E %) 0.3 % 0.3 % 0.2 % 0.2 % 0,2 % 0.2 % 0.3 % 0.4 % 0.4 % 0.4 %

Dari Tabel.4.7 dapat diketahui, bahwa kesalahan tegangan output untuk 5 volt tertinggi yaitu saat pengukuran pada menit ke 2 sebesar 1,2 % dan terendah pada pengukuran menit ke-4 sebesar 0,6 %. Jika dirata-rata error persen hasil pengukuran tegangan keluaran untuk 5 volt ini adalah 0,95 %. Sedangkan untuk tegangan 12 volt error persen tertinggi yaitu sebesar 0,3 % dan terendah yaitu 0,1 % terletak pada menit ke tujuh. Jika dirata-rata error persen dari hasil pengukuran 12 volt ini akan diperoleh error persen sebesar 0,16 %. Toleransi ini masih dapat diabaikan, karena kesalahannya tidak melebihi nilai toleransi (10 %), sehingga rangkaian ini masih bisa untuk digunakan sebagai masukan tegangan pada sistem minimum mikrokontroler, rangkaian ADC dan tidak akan menyebabkan kerusakan pada komponen.

4.1.8 Pengujian Alat secara Keseluruhan Pangujian alat secara keseluruhan dilakukan dengan mendemonstrasikan alat langsung di bawah sinar matahari langsung. Pengujian ditujukan untuk mengetahui unjuk kerja dari sistem fuzzy logic yang diterapkan pada penjejak orientasi matahari. Pengujian ini dilakukan dengan mengasumsikan alat sebagai obyek pusat dari keadaan di sekitarnya. Pengujian dilakukan dengan menggunakan satu axis dari dua
axis yang tersedia atau hanya menggunakan perubahan kondisi posisi matahari dari

54

timur ke barat. Pengujian terhadap axis yang kedua tidak dilakukan dengan alasan waktu yang cukup lama untuk melakukan penelitian tersebut. Berikut tabel hasil pengujian alat secara keselruhan:
Tabel 4.8 Pengujian Penjejak Orientasi Matahari
Percobaan Waktu (WIB) 1 2 3 4 5 6 7 8 9 08.00 09.00 10.00 11.00 12.00 13.00 14.00 15.00 16.00 Letak Kemiringan Matahari Terhadap Alat 35º 50º 65º 79º 98º 111º 130º (Perkiraan) 136º (Perkiraan) 159º (Perkiraan) Kemiringan Panel Surya terhadap Matahari Selisih 5º Selisih 5º Selisih 5º Selisih 4º Selisih 8º Selisih 6º Selisih 40º Selisih 46º Selisih 69º Cerah Cerah Cerah Cerah Cerah Cerah Berawan Berawan Berawan Keterangan

Sumber: Data Primer Terolah, 2008.

Dari tabel pengujian di atas dapat dijelaskan bahwa alat penjejak orientasi matahari dapat mendeteksi keberadaan posisi matahari terhadap alat, dengan merubah kedudukan posisi panel surya terhadap posisi matahari yang ditangkap oleh sensor. Alat sudah dapat memutuskan aturan-aturan yang telah dibuat dengan pembacaan keadaan posisi matahari sesuai dengan perangkat lunak yang ada pada sistem mikrokontroler. Terjadinya selisih dari posisi panel surya dengan posisi matahari terhadap matahari terjadi karena pada aturan-aturan yang terdapat pada mikrokontroler telah diatur posisi dari panel surya dengan mempertimbangkan masukan dari sensor yang kemudian menjadi masukan fuzzy logic. Penerapan aturan-aturan fuzzy logic dapat dilihat dari beberapa keputusan yang diambil dari pembacaan keadaan di sekitar panel surya. Seperti pada saat kondisi cuaca berawan, posisi panel surya yang menghadap ke posisi awal (menghadap ke atas). Karena pada aturan fuzzy logic yang diterapkan

55

pada mikrokontroler untuk melakukan keputusan kembali ke posisi awal ketika kedua sensor SE dan SW mengalami keadaan yang sama. Adapun pergerakan panel surya juga tidak serta merta melakukan pergerakan terhadap perubahan kondisi yang dibaca oleh sensor. Pergerakan dilakukan setiap satu jam sekali dengan alasan penghematan daya baterai sebagai catu daya panel surya.

4.2

Analisis Program dan Data

4.2.1 Sensor Cahaya Sensor cahaya akan menerima intensitas cahaya matahari yang kemudian menjadi membership dari sistem fuzzy logic pada mikrokontroler. Hasil pembacaan sensor cahaya akan dikonversi menjadi kode digital setelah masuk pada ADC 0808/0809. Setelah diterjemahkan menjadi digital, kode tersebut dibaca oleh mikrokontroler yang kemudian dijadikan membership dari sistem fuzzy logic. Berikut listing programnya:
void bacase() { Chna = 0; Chnb = 0; Chnc = 0; Delay(5); P0 = se; }

Program di atas merupakan salah satu pembacaan sensor timur dari keempat sensor yang tersedia. Sensor tersebut masuk ADC melalui pin IN0 sehingga untuk pengaktifan pin IN0 perlu dilakukan penyetingan terhadap ADC untuk membaca pin IN0. Pengaktifan ADC untuk melakukan pembacaan IN0 dilakukan dengan mengatur kondisi channel A, B dan C dari ADC menjadi logika rendah semua atau diberi logika “0”. Setelah pin IN0 diaktifkan, dilakukan proses pembacaan dan konversi tegangan analog menjadi kode digital dengan memberikan selang waktu kurang lebih 5 µdetik. Kemudian ADC yang terhubung dengan P0 mikrokontroler dibaca kode

56

digital yang dihasilkan dan kemudian disimpan pada akumulator dari mikrokontroler dengan kode “se”. Hasil pembacaan ini disimpan terlebih dahulu untuk mengetahui keadaan dari keempat sensor lainnya yang kemudian menjadi membership dari sistem
fuzzy logic mikrokontroler.

4.2.2 Sistem Fuzzy Logic

Gambar 4.9 Langkah-langkah Jalur Sistem Logika Fuzzy

Gambar 4.10 Prosedur dalam Menentukan Pemilihan Rule Masukan Crisp yang dipakai untuk mengetahui intensitas cahaya yang diterima dari keempat sensor LDR sebagai sensor cahaya. Harga dari masukan crisp

57

ini berada dalam bentuk bit binary. Harga minimum dari masukan crisp ini adalah 00000000 (0) dan harga maksimumnya adalah 11111111 (255). Dalam membuat suatu membership function harga dari masukan crisp ini harus diperhatikan dengan teliti. Secara mendasar, harga keempat masukan crisp ini akan dibandingkan satu terhadap yang lain untuk mendapatkan suatu kemungkinan keadaan yang sedang terjadi. Perbandingan harga-harga ini dapat dilihat secara jelas pada evaluasi rules. Pembuatan membership function ini mempunyai range masukan crisp sebesar 000 sampai 255. Sistem kendali yang dirancang pada penjejak orientasi matahari ini memiliki 4 masukan crisp, yaitu sensor timur, sensor barat, sensor utara dan dan sensor selatan dan mempunyai 2 keluaran membership function, yaitu motor
axis 1 dan motor axis 2, dengan membandingkan banyaknya putaran setiap motor.

Keluaran membership function pada motor mempunyai range keluaran crisp sebesar 000 sampai 255 dengan feedback dari pembacaan rotary encoder. Dari perencanaan rule yang telah ditetapkan pada bab 3, dapat dibuat program sebagai evaluasi rule dari rule yang telah dibuat. Salah satu contoh program dalam penentuan posisi panel surya seperti pada gambar berikut.

Gambar 4.11 Posisi Panel Ketika Posisi Matahari di Sebelah Barat Panel Surya Pada kondisi panel surya seperti Gambar 4. diperoleh jika rule yang dipakai adalah: “Jika SE adalah KT dan SW adalah ST maka motor 1 adalah CWB”.

58

Dari pernyataan rule tersebut maka program yang dipakai adalah:
{ If ((se <= 0x64) && (sw >= 0xC8 )) { jalan13(); } Else if(.......

}

Dari program di atas dapat dijelaskan jika sensor timur bernilai kurang atau sama dengan 64H dan sensor barat bernilai lebih atau sama dengan C8H, maka motor 1 diputar sebanyak CWB atau bergerak sekian derajat dari titik awal atau posisi awal. Sehingga posisi panel surya akan seperti terlihat pada gambar.

4.2.3 Perbandingan Arus dan Tegangan Panel Surya antara Sistem Penjejak Matahari dengan Sistem Tanpa Penjejak Matahari Pengujian dilakukan pada hari dan jam yang sama sehingga didapatkan perbandingan antara panel surya yang menggunakan sistem penjejak orientasi matahari dengan panel surya yang tidak menggunakan penjejak matahari. Berikut adalah data yang diperoleh dari panel surya tanpa penjejak matahari:
Tabel 4.9 Data Arus dan Tegangan Panel Surya Tanpa Sistem Penjejak
Waktu (WIB) 08.00 09.00 10.00 11.00 12.00 13.00 14.00 15.00 16.00 Tegangan (Volt) 16,06 16,23 16,32 16,34 16,32 16,36 16,40 13,61 13,12 Arus (Ampere) 1,07 1,56 1,88 1,9 2,26 2,0 1,9 0,49 0,02 Daya (watt) 17,1842 25,3188 30,6816 31,046 36,8832 32,72 31,16 6,6689 0,2624 berawan Ket.

Sumber: Data Primer Terolah, 2008

59

Sedangkan data yang diperoleh dari panel surya yang menggunakan sistem penjejak matahari adalah sebagai berikut:
Tabel 4.10 Data Arus dan Tegangan Panel Surya Dengan Sistem Penjejak
Waktu (WIB) 08.00 09.00 10.00 11.00 12.00 13.00 14.00 15.00 16.00 Tegangan (Volt) 13,32 16,38 16,46 16,36 16,39 15,88 16,48 15,84 16,23 Arus (Ampere) 0,37 2,01 2,04 2,5 2,12 2,05 2,17 1,08 0,03 Daya (watt) 4,9284 32,9238 33,5784 40,9 34,7468 32,554 35,7616 17,1072 0,4689 Sedikit berawan Berawan Keterangan Panel surya tertutup sebagian

Sumber: Data Primer Terolah, 2008

Dari kedua data di atas dapat dibuat grafik sebagai berikut:
Perbandingan Tegangan
17 Tegangan (Volt) 16 15 14 13 12 11 10 7:12 9:36 12:00 Waktu (WIB) 14:24 16:48 Sistem Tanpa Penjejak Matahari Sistem Penjejak Matahari

Gambar 4.12 Grafik Perbandingan Tegangan

60

Perbandingan Arus
3 Arus (Ampere) 2.5 2 1.5 1 0.5 0 7:12 9:36 12:00 Waktu (WIB) 14:24 16:48 Sistem Tanpa Penjejak Matahari Sistem Penjejak Matahari

Gambar 4.13 Grafik Perbandingan Arus

Dari data yang diperoleh di atas, dapat dijelaskan bahwa panel surya yang menggunakan sistem penjejak orientasi matahari menghasilkan nilai arus dan tegangan yang lebih besar dibandingkan dengan panel surya tanpa sistem penjejak matahari. Hal ini sesuai dengan apa yang diharapkan dari alat penjejak matahari yaitu untuk mendapatkan nilai daya yang lebih besar dengan mengatur permukaan panel surya untuk selalu menghadap sinar matahari langsung. Akan tetapi dari data yang didapat terdapat nilai yang menunjukkan bahwa nilai tegangan maupun arus dari panel surya yang tidak menggunakan sistem penjejak matahari mempunyai nilai yang lebih besar dibandingkan dengan panel surya yang menggunakan sistem penjejak matahari. Hal ini dikarenakan pada sistem penjejak matahari saat itu mengalami pergeseran dari posisi yang telah ditentukan yang disebabkan respon yang lambat dari sistem. Seperti pada pengambilan data arus pada waktu jam 12 siang yang menunjukkan nilai arus pada panel surya tanpa penjejak matahari bernilai 2,26 A sedangkan pada panel surya dengan penjejak matahari bernilai 2,12 A.

61

Adapun nilai daya yang dihasilkan dari proses konversi panel surya merupakan perkalian antara arus dan tegangan yang mengalir ke beban. Dari data di atas kita bisa membandingkan daya keluaran panel surya yang menggunakan sistem penjejak matahari dengan daya yang dihasilkan dari panel surya yang tidak menggunakan sistem penjejak matahari. Dari sistem yang tidak menggunakan sistem penjejak matahari akan diperoleh nilai daya rata-rata sebagai berikut:
Prata−rata =

∑P banyaknya P
211.9251 = 23.5472 W 9

Prata−rata =

Sedangkan nilai daya rata-rata yang dihasilkan dari panel surya yang menggunakan sistem penjejak matahari adalah sebesar:
Prata−rata = Prata−rata =

∑P banyaknya P
232.9691 = 25.8855 W 9

Dari data daya rata-rata yang dihasilkan panel surya yang menggunakan sistem penjejak matahari dan panel surya yang tidak menggunakan sistem penjejak matahari dapat diketahui bahwa panel surya yang menggunakan sistem penjejak matahari mempunyai daya rata-rata yang lebih besar atau selisih 2,3383 W. Sehingga dapat disimpulkan bahwa penggunaan penjejak matahari dalam pencarian daya terbesar dari panel surya bisa menjadi pilihan dengan melihat data yang telah di dapat.

BAB 5. KESIMPULAN DAN SARAN

5.1 Kesimpulan Dari hasil pembahasan yang telah dilakukan, dapat diambil kesimpulan sebagai berikut: 1. 2. Penguat instrumentasi mempunyai kesalahan rata-rata sebesar 0,04 %; Penggunaan sensor yang menghadap 4 arah mata angin dengan kemiringan 45º dan 135º dari penyangga panel, dapat memetakan orientasi panel surya terhadap matahari; 3. Satu pulsa dari Encoder dapat mewakili perubahan sudut dari sistem penjejak orientasi matahari sebesar ±1,5º; 4. 5. Penggunaan 2 axis dapat dilihat kefektifannya dalam jangka waktu yang lama; Sumber daya yang digunakan untuk menyuplai sistem penjejak matahari mempunyai kesalahan rata-rata sebesar 0,04 %; 6. Penggunaan 3 membership, KT, T dan ST pada masing-masing sensor dapat dijadikan masukan dari sistem fuzzy yang dipakai; 7. Penggunaan sistem penjejak orientasi matahari dapat meningkatkan perolehan daya yang dihasilkan panel surya dengan nilai daya rata-rata sebesar 25,8855 watt.

62

63

5.2 Saran Dengan harapan penulisan karya ilmiah ini membuahkan hasil yang lebih baik lagi di masa mendatang, untuk itu penulis memberikan saran sebagai berikut: 1. Sebaiknya menggunakan motor DC yang mengkonsumsi daya rendah sehingga dapat lebih mengefisiensikan penggunaan daya yang tersimpan pada baterai. 2. Sebaiknya menggunakan membership function yang lebih banyak dari sistem fuzzy yang sudah ada, untuk mendapatkan nilai perubahan yang lebih spesifik 3. Sebaiknya menggunakan aksi kontrol PWM motor DC untuk memudahkan pengendalian sistem penjejak orientasi matahari. 4. Sebaiknya dilakukan pengujian dengan kondisi berbeda seperti model ketinggian tempat, suhu dan kelembaban, serta parameter lingkungan lainnya yang mempengaruhi

DAFTAR PUSTAKA
Arismunandar, Prof. Wiranto. 1995. Teknologi Rekayasa Surya. Jakarta: PT. Pradnya Paramita. Blocher, Richard. 2003. Dasar Elektronika. Yogyakarta: Andi. Budiharto, Widodo. 2004. Interfacing Komputer dan Mikrokontroler. Jakarta: PT. Elex Media Komputindo. Cooper, Wiliam D. 1999. Instrumentasi Elektronik dan Teknik Pengukuran, Erlangga: Jakarta. Duffie, John., Beckham, William. 1991. Solar Engineering of Thermal Processes. New York: John Wiley & Sons, Inc. Eko Putra, Agfianto. 2004. Belajar Mikrokontroler AT89C51/52/55 Teori dan Aplikasi. Yogyakarta: Gava Media. Ibrahim, KF. 1996. Teknik Digital. Yogyakarta: Andi. Jorrand, Philippe., Sgurev Vassil. 1994. Artificial Intelligence : Methodology, Systems, Applications. Sofia: World Scientific. Kusumadewi, S. 2002. Analisis dan Desain Sistem Fuzzy Menggunakan Tool Box Matlab. Yogyakarta: Graha Ilmu. Kusumadewi, Sri. 2003. Artificial Intelligence teknik dan Aplikasinya. Yogyakarta: Graha Ilmu. Kusumadewi, Sri., Purnomo, Hari. 2004. Aplikasi Logika Fuzzy Untuk Pendukung Keputusan. Yogyakarta: Graha Ilmu. Kuswadi, S. 2000. Kendali Cerdas (Intelligent Control). Surabaya: EEPIS Press. Lorenzo, Eduardo. 1994. Solar Electricity, Engineering of Photovoltaic Systems. Madrid: Polytechnic University of Madrid. Mintorogo, Danny S. 2003. Strategi Aplikasi Sel Surya (Photovoltaic Cells) pada Perumahan dan Bangunan Komersial. Surabaya: Universitas Kristen Petra. R. Patel, Mukund. 1999. Wind and Solar Power System. New York: CRC Press.

64

65

Riyanto, Sigit. 2007. Robotika, Sensor dan Aktuator. Yogyakarta: Graha Ilmu. Sigalingging, Karmon. 1994. Pembangkit Listrik Tenaga Surya. Bandung: Tarsito. Strong, Steven J. 1987. The Solar Electric House A Design Manual for HomeScale Photovoltaic Power Systems. Pennsylvania: Rodale Press. Subekti, Agus. 1999. Diktat Kuliah: Sel Surya. Jember: Universitas Jember. Tim Lab. Mikroprosesor BLPT Surabaya. 2007. Pemrograman Mikrokontroler AT89S51 dengan C/C++ dan Assembler. Yogyakarta: Andi.

Zuhal. 1991. Dasar Tenaga Listrik. Bandung:ITB.

LAMPIRAN

Lampiran A. Skema Rangkaian Pengendali Penjejak Orientasi Matahari

LAMPIRAN B

LISTING PROGRAM PENGENDALI PENJEJAK ORIENTASI MATAHARI

#include<at89x52.h> #include<stdio.h> #include<ctype.h> //input ADC P0 #define relay1 P1_0 #define mosfet1 P1_1 #define relay2 P1_2 #define mosfet2 P1_3 #define chnla P2_0 #define chnlb P2_1 #define chnlc P2_2 #define counter1 P3_0 #define max1 P3_1 #define startover1 P3_2 #define counter2 P3_3 #define max2 P3_4 #define startover2 P3_5 int putaran1,putaran2; unsigned int tse,tsw,tsn,tss; unsigned float crisp_kt,crisp_t,crisp_st; void tunda(unsigned int x) { while(x)x--; } void jeda() { int a,b; for (a=0;a<60;a++) { for (b=0;b<6000;b++) {

init_timer0(); while(!TF0) {;} TF0 = 0; TR0 = 0; } } } void jalan1() { putaran1 = 0; mosfet1 = 0; while(counter1 == 1){;} while(counter1 == 0){;} if(counter1 == 1) { putaran1++; if(putaran1 == 12) { mosfet1 = 1; return; } } } void jalan2() { putaran2 = 0; mosfet2 = 0; while(counter2 == 1){;} while(counter2 == 0){;} if(counter2 == 1) { putaran2++; if(putaran2 == 5) { mosfet2 = 1; return; } } }

void berhenti() { relay1 = 1; mosfet1 = 1; relay2 = 1; mosfet2 = 1; } void mulai() { while(1) { relay1 = 0; mosfet1 = 0; if(startover1 == 0) { berhenti(); return; } if(max1 == 0) { majus: { relay1 = 1; mosfet1 = 0; if(startover1 == 0) { berhenti(); return; } else { goto majus; } } } relay2 = 0; mosfet2 = 0; if(startover2 == 0) { berhenti(); return; }

if(max2 == 0) { maju2: { relay2 = 1; mosfet2 = 0; if(startover2 == 0) { berhenti(); return; } else { goto maju2; } } } } } void se() { chnla = 0; chnlb = 1; chnlc = 0; tunda(10); P0 = tse; } void sw() { chnla = 1; chnlb = 0; chnlc = 0; tunda(10); P0 = tsw; } void sn() { chnla = 1; chnlb = 1; chnlc = 0;

tunda(10); P0 = tsn; } void ss() { chnla = 0; chnlb = 0; chnlc = 0; tunda(10); P0 = tss; } void bacasensor() { se();sw();sn();ss(); } unsigned float crisp_kt(unsigned float kt) { static float kt[]={0x00,0x00,0x3f,0x7f}; } unsigned float crisp_t(unsigned float t) { static float t[]={0x3f,0x7f,0x7F,0xbf}; } unsigned float crisp_st(unsigned float st) { static float st[]={0x7F,0xbf,0xFF,0xFF}; } unsignef float crisp_c() { berhenti(); } unsigned float crisp_cws() { jalan1(); }

unsigned float crisp_cwb() { jalan1(); jalan1(); } unsigned float crisp_ccws() { relay1 = 0; jalan1(); } unsigned float crisp_ccwb() { relay1 = 0; jalan1(); jalan1(); } unsignef float crisp_c2() { berhenti(); } unsigned float crisp_cws2() { jalan2(); } unsigned float crisp_cwb2() { jalan2(); jalan2(); } unsigned float crisp_ccws2() { relay2 = 0; jalan2(); }

unsigned float crisp_ccwb2() { relay2 = 0; jalan2(); jalan2(); } void rules1() { if((tse <= kt)&&(tsw <= kt)) {crisp_c();} else if((tse <= kt)&&(tsw = t)) {crisp_cws();} else if((tse <= kt)&&(tsw >=st)) {crisp_cwb();} else if((tse = t)&&(tsw <= kt)) {crisp_ccws();} else if((tse = t)&&(tsw = t)) {crisp_c();} else if((tse = t)&&(tsw >= st)) {crisp_cwb();} else if((tse >= st)&&(tsw <= kt)) {crisp_ccwb();} else if((tse >= st)&&(tsw = t)) {crisp_ccwb();} else if((tse >= st)&&(tsw >= st)) {crisp_c();} else {go to rules1();} } void rules2() { if((tsn <= kt)&&(tss <= kt)) {crisp_c2();} else if((tsn <= kt)&&(tss = t)) {crisp_cws2();} else if((tsn <= kt)&&(tss >=st)) {crisp_cwb2();} else if((tsn = t)&&(tss <= kt)) {crisp_ccws2();} else if((tsn = t)&&(tss = t)) {crisp_c2();}

else if((tsn = t)&&(tss >= st)) {crisp_cwb2();} else if((tsn >= st)&&(tss <= kt)) {crisp_ccwb2();} else if((tsn >= st)&&(tss = t)) {crisp_ccwb2();} else if((tsn >= st)&&(tss >= st)) {crisp_c2();} else {go to rules2();} } void main() { mulai(); while(1) { bacasensor(); rules1(); rules2(); jeda(); } }

LAMPIRAN C

DATASHEET

PHOTOVOLTAIC MODULE
MITSUBISHI ELECTRIC PHOTOVOLTAIC MODULE

PV-MF110EC3110Wp
Lead content: 0 g*. A new form of photovoltaic power generation, even friendlier to the environment. Previously, the total amount of lead used in the photovoltaic modules required providing power to a single residence (using a 3 kw system) was around 864 g. The new lead-free solder modules use no lead whatsoever.
*lead volume used in soldered parts

8 64 g

0g

When using 24 40-cell type modules. The amount of lead used in soldered areas.

No solder coating required for cells-for higher PV module conversion efficiency. Using newly developed silver electrodes that offer superior weatherproofing, we've perfected a technology for producing photovoltaic cells that do not require solder coatings. We've even achieved higher PV module conversion efficiency, taking advantage of the new product’s ability to more uniformly reflect the sun’s rays.
Cross-sectional view
Lead solder Electrode (silver) Photovoltaic cell n-layer p-layer Electrode (silver)

Lead solder

Electrode (silver) Lead solder

Electrode (aluminum)

Electrode (silver) Electrode (silver)

Electrode (silver)

Lead solder

Photovoltaic cell Electrode (silver)

Electrode (aluminum)

Designed for both commercial and domestic applications suitable for both grid-connec-ted and stand-alone systems, the module offers both high performance and reliability. The polycrystalline photovoltaic module is manufactured to the strict engineering guidelines, ensuring all modules meet the requirements of international quality standards. UL 1703/IEC 61215/TÜV Safety Class II High power output is achieved using 150mm square polycrystalline silicon cells, thereby achieving greater output due to the high coverage area of the individual cells. Each cell string is protected by sheets of ethylene vinyl acetate (EVA) and laminated between a weatherproof backing film and a highly transmissive, highly impact-resistant, tempered glass and light can be effectively converted to electricity by using an anti-reflection coating. The clear anodized aluminium alloy frames are robust and corrosion resistant. Bypass diode minimizes power decrease caused by shade. Frame holes make installation flexible.

junction box

MITSUBISHI ELECTRIC PV MODULE

PV-MF110EC3110Wp
S P E C I F I C A T I O N S
Model name Cell type No. of cells Maximum power rating [Pmax] Warranted minimum Pmax Open circuit voltage [Voc] Short circuit current [Isc] Maximum power voltage [Vmp] Maximum power current [Imp] Maximum system voltage Fuse rating Output terminal Dimensions Weight Module efficiency Packing condition PV-MF110EC3 Polycrystalline silicon 150mm square 36 in series 110W 104.5W 21.2V 7.16A 17.1V 6.43A DC 780V 15A Terminal block 1425x646x56mm (56.1x25.4x2.2") 11.5kg (25.4lb) 11.9% 2pcs-1 carton

Electric performance represents values under Standard Test Conditions (STC:25°C, AM1.5, 1000W/m2). Specifications are subject to change without notice.

DR A W I N G S
646 (25.4)

A N D

DI M E N S I O N S
120 Junction box (4.72) 149 (5.87) Unit : mm ( inch ) Rating label 6 7( 0.28)

46 (1.81) 56 (2.2)

4 23 ( 0.91) Knockouts A A

1425 (56.1)

B B 608 (23.9) 4 3.3 ( 0.13) for earth

A-A

B-B 30 (1.18)

30 (1.18)

E L E CTR I CA L
Electrical Performance
8 7 6 Current ( A ) 5 4 3 2 1 0 0 5 Current-Voltage Power-Voltage 10 15 Voltage ( V ) 20 25 0 50 cell temperature : 25°C 1000 W/m2 900 W/m2 800 W/m2 700 W/m2 100 150 200 140 120

C H A R A C T E R I S T I C S
Irradiance dependence of Isc, Voc and Pmax
140 Normalized Isc, Voc and Pmax (%) 120 100 Voc 80 60 40 Pmax 20 0 cell temperature : 25°C

Temperature dependence of Isc, Voc and Pmax
Normalized Isc, Isc, Voc and Pmax (%) Normalized Voc and Pmax (%)

Isc 100 80 60 40 20 0 Coeff. of Isc = +0.057% /°C Coeff. of Voc = - 0.346% /°C Coeff. of Pmax = - 0.478% /°C -25 0 25 50 75 100 Voc Pmax

Power ( W )

1123 (44.2)

943 (37.2)

Isc

0

200

Cell Temperature (°C)

400 800 600 Irradiance (W/m2)

1000

1200

HEAD OFFICE: MITSUBISHI DENKI BLDG., 2-2-3, MARUNOUCHI, CHIYODA-KU,TOKYO 100-8310, JAPAN

http://Global.MitsubishiElectric.com/solar

L-175-4-C6689-A NK0405 Printed in Japan(MDOC)

New Publication, effective May.2004 Specifications subject to change without notice.

Features
• Compatible with MCS-51® Products • 8K Bytes of In-System Programmable (ISP) Flash Memory • • • • • • • • • • • • • • •
– Endurance: 1000 Write/Erase Cycles 4.0V to 5.5V Operating Range Fully Static Operation: 0 Hz to 33 MHz Three-level Program Memory Lock 256 x 8-bit Internal RAM 32 Programmable I/O Lines Three 16-bit Timer/Counters Eight Interrupt Sources Full Duplex UART Serial Channel Low-power Idle and Power-down Modes Interrupt Recovery from Power-down Mode Watchdog Timer Dual Data Pointer Power-off Flag Fast Programming Time Flexible ISP Programming (Byte and Page Mode)

Description
The AT89S52 is a low-power, high-performance CMOS 8-bit microcontroller with 8K bytes of in-system programmable Flash memory. The device is manufactured using Atmel’s high-density nonvolatile memory technology and is compatible with the industry-standard 80C51 instruction set and pinout. The on-chip Flash allows the program memory to be reprogrammed in-system or by a conventional nonvolatile memory programmer. By combining a versatile 8-bit CPU with in-system programmable Flash on a monolithic chip, the Atmel AT89S52 is a powerful microcontroller which provides a highly-flexible and cost-effective solution to many embedded control applications. The AT89S52 provides the following standard features: 8K bytes of Flash, 256 bytes of RAM, 32 I/O lines, Watchdog timer, two data pointers, three 16-bit timer/counters, a six-vector two-level interrupt architecture, a full duplex serial port, on-chip oscillator, and clock circuitry. In addition, the AT89S52 is designed with static logic for operation down to zero frequency and supports two software selectable power saving modes. The Idle Mode stops the CPU while allowing the RAM, timer/counters, serial port, and interrupt system to continue functioning. The Power-down mode saves the RAM contents but freezes the oscillator, disabling all other chip functions until the next interrupt or hardware reset.

8-bit Microcontroller with 8K Bytes In-System Programmable Flash AT89S52

1919B–MICRO–11/03

Pin Configurations
PDIP
(T2) P1.0 (T2 EX) P1.1 P1.2 P1.3 P1.4 (MOSI) P1.5 (MISO) P1.6 (SCK) P1.7 RST (RXD) P3.0 (TXD) P3.1 (INT0) P3.2 (INT1) P3.3 (T0) P3.4 (T1) P3.5 (WR) P3.6 (RD) P3.7 XTAL2 XTAL1 GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC P0.0 (AD0) P0.1 (AD1) P0.2 (AD2) P0.3 (AD3) P0.4 (AD4) P0.5 (AD5) P0.6 (AD6) P0.7 (AD7) EA/VPP ALE/PROG PSEN P2.7 (A15) P2.6 (A14) P2.5 (A13) P2.4 (A12) P2.3 (A11) P2.2 (A10) P2.1 (A9) P2.0 (A8)

PLCC
P1.4 P1.3 P1.2 P1.1 (T2 EX) P1.0 (T2) NC VCC P0.0 (AD0) P0.1 (AD1) P0.2 (AD2) P0.3 (AD3) P0.4 (AD4) P0.5 (AD5) P0.6 (AD6) P0.7 (AD7) EA/VPP NC ALE/PROG PSEN P2.7 (A15) P2.6 (A14) P2.5 (A13)

TQFP
RST (RXD) P3.0 (TXD) P3.1 (INT0) P3.2 (INT1) P3.3 (T0) P3.4 (T1) P3.5 (WR) P3.6 (RD) P3.7 XTAL2 XTAL1 GND PWRGND (A8) P2.0 (A9) P2.1 (A10) P2.2 (A11) P2.3 (A12) P2.4 (A13) P2.5 (A14) P2.6 (A15) P2.7 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21
P1.4 P1.3 P1.2 P1.1 (T2 EX) P1.0 (T2) NC VCC P0.0 (AD0) P0.1 (AD1) P0.2 (AD2) P0.3 (AD3)

44 43 42 41 40 39 38 37 36 35 34

(MOSI) P1.5 (MISO) P1.6 (SCK) P1.7 RST (RXD) P3.0 NC (TXD) P3.1 (INT0) P3.2 (INT1) P3.3 (T0) P3.4 (T1) P3.5

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22

33 32 31 30 29 28 27 26 25 24 23

2

AT89S52
1919B–MICRO–11/03

(WR) P3.6 (RD) P3.7 XTAL2 XTAL1 GND GND (A8) P2.0 (A9) P2.1 (A10) P2.2 (A11) P2.3 (A12) P2.4

(WR) P3.6 (RD) P3.7 XTAL2 XTAL1 GND NC (A8) P2.0 (A9) P2.1 (A10) P2.2 (A11) P2.3 (A12) P2.4

18 19 20 21 22 23 24 25 26 27 28

(MOSI) P1.5 (MISO) P1.6 (SCK) P1.7 RST (RXD) P3.0 NC (TXD) P3.1 (INT0) P3.2 (INT1) P3.3 (T0) P3.4 (T1) P3.5

7 8 9 10 11 12 13 14 15 16 17

6 5 4 3 2 1 44 43 42 41 40

39 38 37 36 35 34 33 32 31 30 29

P0.4 (AD4) P0.5 (AD5) P0.6 (AD6) P0.7 (AD7) EA/VPP NC ALE/PROG PSEN P2.7 (A15) P2.6 (A14) P2.5 (A13)

PDIP
42 41 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 P1.7 (SCK) P1.6 (MISO) P1.5 (MOSI) P1.4 P1.3 P1.2 P1.1 (T2EX) P1.0 (T2) VDD PWRVDD P0.0 (AD0) P0.1 (AD1) P0.2 (AD2) P0.3 (AD3) P0.4 (AD4) P0.5 (AD5) P0.6 (AD6) P0.7 (AD7) EA/VPP ALE/PROG PSEN

AT89S52
Block Diagram
P0.0 - P0.7 P2.0 - P2.7

VCC PORT 0 DRIVERS GND PORT 2 DRIVERS

RAM ADDR. REGISTER

RAM

PORT 0 LATCH

PORT 2 LATCH

FLASH

B REGISTER

ACC

STACK POINTER

PROGRAM ADDRESS REGISTER

BUFFER TMP2 TMP1

ALU INTERRUPT, SERIAL PORT, AND TIMER BLOCKS

PC INCREMENTER

PSW

PROGRAM COUNTER

PSEN ALE/PROG EA / VPP RST WATCH DOG PORT 3 LATCH TIMING AND CONTROL INSTRUCTION REGISTER DUAL DPTR

PORT 1 LATCH

ISP PORT

PROGRAM LOGIC

OSC PORT 3 DRIVERS PORT 1 DRIVERS

P3.0 - P3.7

P1.0 - P1.7

3
1919B–MICRO–11/03

Pin Description
VCC GND Port 0 Supply voltage. Ground. Port 0 is an 8-bit open drain bidirectional I/O port. As an output port, each pin can sink eight TTL inputs. When 1s are written to port 0 pins, the pins can be used as highimpedance inputs. Port 0 can also be configured to be the multiplexed low-order address/data bus during accesses to external program and data memory. In this mode, P0 has internal pull-ups. Port 0 also receives the code bytes during Flash programming and outputs the code bytes during program verification. External pull-ups are required during program verification. Port 1 Port 1 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 1 output buffers can sink/source four TTL inputs. When 1s are written to Port 1 pins, they are pulled high by the internal pull-ups and can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (IIL) because of the internal pull-ups. In addition, P1.0 and P1.1 can be configured to be the timer/counter 2 external count input (P1.0/T2) and the timer/counter 2 trigger input (P1.1/T2EX), respectively, as shown in the following table. Port 1 also receives the low-order address bytes during Flash programming and verification.
Port Pin P1.0 P1.1 P1.5 P1.6 P1.7 Alternate Functions T2 (external count input to Timer/Counter 2), clock-out T2EX (Timer/Counter 2 capture/reload trigger and direction control) MOSI (used for In-System Programming) MISO (used for In-System Programming) SCK (used for In-System Programming)

Port 2

Port 2 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 2 output buffers can sink/source four TTL inputs. When 1s are written to Port 2 pins, they are pulled high by the internal pull-ups and can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (IIL) because of the internal pull-ups. Port 2 emits the high-order address byte during fetches from external program memory and during accesses to external data memory that use 16-bit addresses (MOVX @ DPTR). In this application, Port 2 uses strong internal pull-ups when emitting 1s. During accesses to external data memory that use 8-bit addresses (MOVX @ RI), Port 2 emits the contents of the P2 Special Function Register. Port 2 also receives the high-order address bits and some control signals during Flash programming and verification.

Port 3

Port 3 is an 8-bit bidirectional I/O port with internal pull-ups. The Port 3 output buffers can sink/source four TTL inputs. When 1s are written to Port 3 pins, they are pulled high by the internal pull-ups and can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (IIL) because of the pull-ups.

4

AT89S52
1919B–MICRO–11/03

AT89S52
Port 3 receives some control signals for Flash programming and verification. Port 3 also serves the functions of various special features of the AT89S52, as shown in the following table.
Port Pin P3.0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 Alternate Functions RXD (serial input port) TXD (serial output port) INT0 (external interrupt 0) INT1 (external interrupt 1) T0 (timer 0 external input) T1 (timer 1 external input) WR (external data memory write strobe) RD (external data memory read strobe)

RST

Reset input. A high on this pin for two machine cycles while the oscillator is running resets the device. This pin drives high for 98 oscillator periods after the Watchdog times out. The DISRTO bit in SFR AUXR (address 8EH) can be used to disable this feature. In the default state of bit DISRTO, the RESET HIGH out feature is enabled. Address Latch Enable (ALE) is an output pulse for latching the low byte of the address during accesses to external memory. This pin is also the program pulse input (PROG) during Flash programming. In normal operation, ALE is emitted at a constant rate of 1/6 the oscillator frequency and may be used for external timing or clocking purposes. Note, however, that one ALE pulse is skipped during each access to external data memory. If desired, ALE operation can be disabled by setting bit 0 of SFR location 8EH. With the bit set, ALE is active only during a MOVX or MOVC instruction. Otherwise, the pin is weakly pulled high. Setting the ALE-disable bit has no effect if the microcontroller is in external execution mode.

ALE/PROG

PSEN

Program Store Enable (PSEN) is the read strobe to external program memory. When the AT89S52 is executing code from external program memory, PSEN is activated twice each machine cycle, except that two PSEN activations are skipped during each access to external data memory.

EA/VPP

External Access Enable. EA must be strapped to GND in order to enable the device to fetch code from external program memory locations starting at 0000H up to FFFFH. Note, however, that if lock bit 1 is programmed, EA will be internally latched on reset. EA should be strapped to VCC for internal program executions. This pin also receives the 12-volt programming enable voltage (V PP ) during Flash programming.

XTAL1 XTAL2

Input to the inverting oscillator amplifier and input to the internal clock operating circuit. Output from the inverting oscillator amplifier.

5
1919B–MICRO–11/03

Special Function Registers

A map of the on-chip memory area called the Special Function Register (SFR) space is shown in Table 1. Note that not all of the addresses are occupied, and unoccupied addresses may not be implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have an indeterminate effect. User software should not write 1s to these unlisted locations, since they may be used in future products to invoke new features. In that case, the reset or inactive values of the new bits will always be 0. Timer 2 Registers: Control and status bits are contained in registers T2CON (shown in Table 2) and T2MOD (shown in Table 6) for Timer 2. The register pair (RCAP2H, RCAP2L) are the Capture/Reload registers for Timer 2 in 16-bit capture mode or 16-bit auto-reload mode. Interrupt Registers: The individual interrupt enable bits are in the IE register. Two priorities can be set for each of the six interrupt sources in the IP register.

Table 1. AT89S52 SFR Map and Reset Values
0F8H 0F0H 0E8H 0E0H 0D8H 0D0H 0C8H 0C0H 0B8H 0B0H 0A8H 0A0H 98H 90H 88H 80H IP XX000000 P3 11111111 IE 0X000000 P2 11111111 SCON 00000000 P1 11111111 TCON 00000000 P0 11111111 TMOD 00000000 SP 00000111 TL0 00000000 DP0L 00000000 TL1 00000000 DP0H 00000000 TH0 00000000 DP1L 00000000 TH1 00000000 DP1H 00000000 AUXR XXX00XX0 PCON 0XXX0000 SBUF XXXXXXXX AUXR1 XXXXXXX0 WDTRST XXXXXXXX PSW 00000000 T2CON 00000000 T2MOD XXXXXX00 RCAP2L 00000000 RCAP2H 00000000 TL2 00000000 TH2 00000000 ACC 00000000 B 00000000 0FFH 0F7H 0EFH 0E7H 0DFH 0D7H 0CFH 0C7H 0BFH 0B7H 0AFH 0A7H 9FH 97H 8FH 87H

6

AT89S52
1919B–MICRO–11/03

AT89S52
Table 2. T2CON – Timer/Counter 2 Control Register
T2CON Address = 0C8H Bit Addressable Bit TF2 7 EXF2 6 RCLK 5 TCLK 4 EXEN2 3 TR2 2 C/T2 1 CP/RL2 0 Reset Value = 0000 0000B

Symbol TF2 EXF2

Function Timer 2 overflow flag set by a Timer 2 overflow and must be cleared by software. TF2 will not be set when either RCLK = 1 or TCLK = 1. Timer 2 external flag set when either a capture or reload is caused by a negative transition on T2EX and EXEN2 = 1. When Timer 2 interrupt is enabled, EXF2 = 1 will cause the CPU to vector to the Timer 2 interrupt routine. EXF2 must be cleared by software. EXF2 does not cause an interrupt in up/down counter mode (DCEN = 1). Receive clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its receive clock in serial port Modes 1 and 3. RCLK = 0 causes Timer 1 overflow to be used for the receive clock. Transmit clock enable. When set, causes the serial port to use Timer 2 overflow pulses for its transmit clock in serial port Modes 1 and 3. TCLK = 0 causes Timer 1 overflows to be used for the transmit clock. Timer 2 external enable. When set, allows a capture or reload to occur as a result of a negative transition on T2EX if Timer 2 is not being used to clock the serial port. EXEN2 = 0 causes Timer 2 to ignore events at T2EX. Start/Stop control for Timer 2. TR2 = 1 starts the timer. Timer or counter select for Timer 2. C/T2 = 0 for timer function. C/T2 = 1 for external event counter (falling edge triggered). Capture/Reload select. CP/RL2 = 1 causes captures to occur on negative transitions at T2EX if EXEN2 = 1. CP/RL2 = 0 causes automatic reloads to occur when Timer 2 overflows or negative transitions occur at T2EX when EXEN2 = 1. When either RCLK or TCLK = 1, this bit is ignored and the timer is forced to auto-reload on Timer 2 overflow.

RCLK TCLK EXEN2 TR2 C/T2 CP/RL2

7
1919B–MICRO–11/03

Table 3. AUXR: Auxiliary Register
AUXR Address = 8EH Not Bit Addressable – Bit 7 – 6 – 5 WDIDLE 4 DISRTO 3 – 2 – 1 DISALE 0 Reset Value = XXX00XX0B

– DISALE

Reserved for future expansion Disable/Enable ALE DISALE 0 1 Operating Mode ALE is emitted at a constant rate of 1/6 the oscillator frequency ALE is active only during a MOVX or MOVC instruction

DISRTO

Disable/Enable Reset out DISRTO 0 1 Reset pin is driven High after WDT times out Reset pin is input only

WDIDLE

Disable/Enable WDT in IDLE mode WDIDLE 0 1 WDT continues to count in IDLE mode WDT halts counting in IDLE mode

Dual Data Pointer Registers: To facilitate accessing both internal and external data memory, two banks of 16-bit Data Pointer Registers are provided: DP0 at SFR address locations 82H-83H and DP1 at 84H-85H. Bit DPS = 0 in SFR AUXR1 selects DP0 and DPS = 1 selects DP1. The user should ALWAYS initialize the DPS bit to the appropriate value before accessing the respective Data Pointer Register. Power Off Flag: The Power Off Flag (POF) is located at bit 4 (PCON.4) in the PCON SFR. POF is set to “1” during power up. It can be set and rest under software control and is not affected by reset. Table 4. AUXR1: Auxiliary Register 1
AUXR1 Address = A2H Not Bit Addressable – Bit 7 – 6 – 5 – 4 – 3 – 2 – 1 DPS 0 Reset Value = XXXXXXX0B

– DPS

Reserved for future expansion Data Pointer Register Select DPS 0 1 Selects DPTR Registers DP0L, DP0H Selects DPTR Registers DP1L, DP1H

8

AT89S52
1919B–MICRO–11/03

AT89S52
Memory Organization
Program Memory
MCS-51 devices have a separate address space for Program and Data Memory. Up to 64K bytes each of external Program and Data Memory can be addressed. If the EA pin is connected to GND, all program fetches are directed to external memory. On the AT89S52, if EA is connected to V CC, program fetches to addresses 0000H through 1FFFH are directed to internal memory and fetches to addresses 2000H through FFFFH are to external memory.

Data Memory

The AT89S52 implements 256 bytes of on-chip RAM. The upper 128 bytes occupy a parallel address space to the Special Function Registers. This means that the upper 128 bytes have the same addresses as the SFR space but are physically separate from SFR space. When an instruction accesses an internal location above address 7FH, the address mode used in the instruction specifies whether the CPU accesses the upper 128 bytes of RAM or the SFR space. Instructions which use direct addressing access the SFR space. For example, the following direct addressing instruction accesses the SFR at location 0A0H (which is P2). MOV 0A0H, #data Instructions that use indirect addressing access the upper 128 bytes of RAM. For example, the following indirect addressing instruction, where R0 contains 0A0H, accesses the data byte at address 0A0H, rather than P2 (whose address is 0A0H). MOV @R0, #data Note that stack operations are examples of indirect addressing, so the upper 128 bytes of data RAM are available as stack space.

Watchdog Timer (One-time Enabled with Reset-out)

The WDT is intended as a recovery method in situations where the CPU may be subjected to software upsets. The WDT consists of a 14-bit counter and the Watchdog Timer Reset (WDTRST) SFR. The WDT is defaulted to disable from exiting reset. To enable the WDT, a user must write 01EH and 0E1H in sequence to the WDTRST register (SFR location 0A6H). When the WDT is enabled, it will increment every machine cycle while the oscillator is running. The WDT timeout period is dependent on the external clock frequency. There is no way to disable the WDT except through reset (either hardware reset or WDT overflow reset). When WDT overflows, it will drive an output RESET HIGH pulse at the RST pin. To enable the WDT, a user must write 01EH and 0E1H in sequence to the WDTRST register (SFR location 0A6H). When the WDT is enabled, the user needs to service it by writing 01EH and 0E1H to WDTRST to avoid a WDT overflow. The 14-bit counter overflows when it reaches 16383 (3FFFH), and this will reset the device. When the WDT is enabled, it will increment every machine cycle while the oscillator is running. This means the user must reset the WDT at least every 16383 machine cycles. To reset the WDT the user must write 01EH and 0E1H to WDTRST. WDTRST is a write-only register. The WDT counter cannot be read or written. When WDT overflows, it will generate an output RESET pulse at the RST pin. The RESET pulse duration is 98xTOSC, where TOSC = 1/FOSC. To make the best use of the WDT, it should be serviced in those sections of code that will periodically be executed within the time required to prevent a WDT reset.

Using the WDT

9
1919B–MICRO–11/03

WDT During Powerdown and Idle

In Power-down mode the oscillator stops, which means the WDT also stops. While in Power-down mode, the user does not need to service the WDT. There are two methods of exiting Power-down mode: by a hardware reset or via a level-activated external interrupt which is enabled prior to entering Power-down mode. When Power-down is exited with hardware reset, servicing the WDT should occur as it normally does whenever the AT89S52 is reset. Exiting Power-down with an interrupt is significantly different. The interrupt is held low long enough for the oscillator to stabilize. When the interrupt is brought high, the interrupt is serviced. To prevent the WDT from resetting the device while the interrupt pin is held low, the WDT is not started until the interrupt is pulled high. It is suggested that the WDT be reset during the interrupt service for the interrupt used to exit Power-down mode. To ensure that the WDT does not overflow within a few states of exiting Power-down, it is best to reset the WDT just before entering Power-down mode. Before going into the IDLE mode, the WDIDLE bit in SFR AUXR is used to determine whether the WDT continues to count if enabled. The WDT keeps counting during IDLE (WDIDLE bit = 0) as the default state. To prevent the WDT from resetting the AT89S52 while in IDLE mode, the user should always set up a timer that will periodically exit IDLE, service the WDT, and reenter IDLE mode. With WDIDLE bit enabled, the WDT will stop to count in IDLE mode and resumes the count upon exit from IDLE.

UART

The UART in the AT89S52 operates the same way as the UART in the AT89C51 and AT89C52. For further information on the UART operation, refer to the ATMEL Web site (http://www.atmel.com). From the home page, select “Products”, then “8051-Architecture Flash Microcontroller”, then “Product Overview”. Timer 0 and Timer 1 in the AT89S52 operate the same way as Timer 0 and Timer 1 in the AT89C51 and AT89C52. For further information on the timers” operation, refer to the ATMEL Web site (http://www.atmel.com). From the home page, select “Products”, then “8051-Architecture Flash Microcontroller”, then “Product Overview”. Timer 2 is a 16-bit Timer/Counter that can operate as either a timer or an event counter. The type of operation is selected by bit C/T2 in the SFR T2CON (shown in Table 2). Timer 2 has three operating modes: capture, auto-reload (up or down counting), and baud rate generator. The modes are selected by bits in T2CON, as shown in Table 5. Timer 2 consists of two 8-bit registers, TH2 and TL2. In the Timer function, the TL2 register is incremented every machine cycle. Since a machine cycle consists of 12 oscillator periods, the count rate is 1/12 of the oscillator frequency. Table 5. Timer 2 Operating Modes
RCLK +TCLK 0 0 1 X CP/RL2 0 1 X X TR2 1 1 1 0 MODE 16-bit Auto-reload 16-bit Capture Baud Rate Generator (Off)

Timer 0 and 1

Timer 2

10

AT89S52
1919B–MICRO–11/03

AT89S52
In the Counter function, the register is incremented in response to a 1-to-0 transition at its corresponding external input pin, T2. In this function, the external input is sampled during S5P2 of every machine cycle. When the samples show a high in one cycle and a low in the next cycle, the count is incremented. The new count value appears in the register during S3P1 of the cycle following the one in which the transition was detected. Since two machine cycles (24 oscillator periods) are required to recognize a 1-to-0 transition, the maximum count rate is 1/24 of the oscillator frequency. To ensure that a given level is sampled at least once before it changes, the level should be held for at least one full machine cycle.

Capture Mode

In the capture mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 is a 16-bit timer or counter which upon overflow sets bit TF2 in T2CON. This bit can then be used to generate an interrupt. If EXEN2 = 1, Timer 2 performs the same operation, but a 1-to-0 transition at external input T2EX also causes the current value in TH2 and TL2 to be captured into RCAP2H and RCAP2L, respectively. In addition, the transition at T2EX causes bit EXF2 in T2CON to be set. The EXF2 bit, like TF2, can generate an interrupt. The capture mode is illustrated in Figure 1. Timer 2 can be programmed to count up or down when configured in its 16-bit autoreload mode. This feature is invoked by the DCEN (Down Counter Enable) bit located in the SFR T2MOD (see Table 6). Upon reset, the DCEN bit is set to 0 so that timer 2 will default to count up. When DCEN is set, Timer 2 can count up or down, depending on the value of the T2EX pin.

Auto-reload (Up or Down Counter)

Figure 1. Timer in Capture Mode
OSC ÷12 C/T2 = 0 TH2 CONTROL C/T2 = 1 T2 PIN TRANSITION DETECTOR T2EX PIN CONTROL EXEN2 EXF2 TR2 CAPTURE RCAP2H RCAP2L TIMER 2 INTERRUPT TL2 TF2 OVERFLOW

11
1919B–MICRO–11/03

Figure 2 shows Timer 2 automatically counting up when DCEN = 0. In this mode, two options are selected by bit EXEN2 in T2CON. If EXEN2 = 0, Timer 2 counts up to 0FFFFH and then sets the TF2 bit upon overflow. The overflow also causes the timer registers to be reloaded with the 16-bit value in RCAP2H and RCAP2L. The values in Timer in Capture ModeRCAP2H and RCAP2L are preset by software. If EXEN2 = 1, a 16-bit reload can be triggered either by an overflow or by a 1-to-0 transition at external input T2EX. This transition also sets the EXF2 bit. Both the TF2 and EXF2 bits can generate an interrupt if enabled. Setting the DCEN bit enables Timer 2 to count up or down, as shown in Figure 2. In this mode, the T2EX pin controls the direction of the count. A logic 1 at T2EX makes Timer 2 count up. The timer will overflow at 0FFFFH and set the TF2 bit. This overflow also causes the 16-bit value in RCAP2H and RCAP2L to be reloaded into the timer registers, TH2 and TL2, respectively. A logic 0 at T2EX makes Timer 2 count down. The timer underflows when TH2 and TL2 equal the values stored in RCAP2H and RCAP2L. The underflow sets the TF2 bit and causes 0FFFFH to be reloaded into the timer registers. The EXF2 bit toggles whenever Timer 2 overflows or underflows and can be used as a 17th bit of resolution. In this operating mode, EXF2 does not flag an interrupt. Figure 2. Timer 2 Auto Reload Mode (DCEN = 0)
OSC ÷12 C/T2 = 0 TH2 CONTR OL TR2 C/T2 = 1 T2 PIN RCAP2H RCAP2L TF2 TRANSITION DETECTOR T2EX PIN CONTROL EXEN2 EXF2 RELO AD TIMER 2 INTERRUPT TL2 OVERFLOW

12

AT89S52
1919B–MICRO–11/03

AT89S52
Table 6. T2MOD – Timer 2 Mode Control Register
T2MOD Address = 0C9H Not Bit Addressable – Bit Symbol – T2OE DCEN 7 Function Not implemented, reserved for future Timer 2 Output Enable bit When set, this bit allows Timer 2 to be configured as an up/down counter – 6 – 5 – 4 – 3 – 2 T2OE 1 DCEN 0 Reset Value = XXXX XX00B

Figure 3. Timer 2 Auto Reload Mode (DCEN = 1)
(DOWN COUNTING RELOAD VALUE)
0FFH 0FFH TOGGLE EXF2

OSC

÷ 12
C/T2 = 0 TH2 CONTROL TR2 C/T2 = 1 T2 PIN TL2

OVERFLOW

TF2

TIMER 2 INTERRUPT

RCAP2H RCAP2L

(UP COUNTING RELOAD VALUE)

COUNT DIRECTION 1=UP 0=DOWN

T2EX PIN

13
1919B–MICRO–11/03

Baud Rate Generator

Timer 2 is selected as the baud rate generator by setting TCLK and/or RCLK in T2CON (Table 2). Note that the baud rates for transmit and receive can be different if Timer 2 is used for the receiver or transmitter and Timer 1 is used for the other function. Setting RCLK and/or TCLK puts Timer 2 into its baud rate generator mode, as shown in Figure 4. The baud rate generator mode is similar to the auto-reload mode, in that a rollover in TH2 causes the Timer 2 registers to be reloaded with the 16-bit value in registers RCAP2H and RCAP2L, which are preset by software. The baud rates in Modes 1 and 3 are determined by Timer 2’s overflow rate according to the following equation.

Modes 1 and 3 Baud Rates = Timer 2 Overflow Rate ----------------------------------------------------------16

The Timer can be configured for either timer or counter operation. In most applications, it is configured for timer operation (CP/T2 = 0). The timer operation is different for Timer 2 when it is used as a baud rate generator. Normally, as a timer, it increments every machine cycle (at 1/12 the oscillator frequency). As a baud rate generator, however, it increments every state time (at 1/2 the oscillator frequency). The baud rate formula is given below.

Modes 1 and 3 Oscillator Frequency -------------------------------------- = ------------------------------------------------------------------------------------Baud Rate 32 x [65536-RCAP2H,RCAP2L)]

where (RCAP2H, RCAP2L) is the content of RCAP2H and RCAP2L taken as a 16-bit unsigned integer. Timer 2 as a baud rate generator is shown in Figure 4. This figure is valid only if RCLK or TCLK = 1 in T2CON. Note that a rollover in TH2 does not set TF2 and will not generate an interrupt. Note too, that if EXEN2 is set, a 1-to-0 transition in T2EX will set EXF2 but will not cause a reload from (RCAP2H, RCAP2L) to (TH2, TL2). Thus, when Timer 2 is in use as a baud rate generator, T2EX can be used as an extra external interrupt. Note that when Timer 2 is running (TR2 = 1) as a timer in the baud rate generator mode, TH2 or TL2 should not be read from or written to. Under these conditions, the Timer is incremented every state time, and the results of a read or write may not be accurate. The RCAP2 registers may be read but should not be written to, because a write might overlap a reload and cause write and/or reload errors. The timer should be turned off (clear TR2) before accessing the Timer 2 or RCAP2 registers.

14

AT89S52
1919B–MICRO–11/03

AT89S52
Figure 4. Timer 2 in Baud Rate Generator Mode
TIMER 1 OVERFLOW

÷2
"0" NOTE: OSC. FREQ. IS DIVIDED BY 2, NOT 12 SMOD1 OSC "1"

÷2

C/T2 = 0 "1" TH2 CONTROL TR2 C/T2 = 1 "1" "0" TCLK Tx CLOCK TL2 RCLK "0" Rx CLOCK

÷ 16

T2 PIN RCAP2H RCAP2L TRANSITION DETECTOR T2EX PIN CONTROL EXEN2 EXF2 TIMER 2 INTERRUPT

÷ 16

Programmable Clock Out

A 50% duty cycle clock can be programmed to come out on P1.0, as shown in Figure 5. This pin, besides being a regular I/O pin, has two alternate functions. It can be programmed to input the external clock for Timer/Counter 2 or to output a 50% duty cycle clock ranging from 61 Hz to 4 MHz (for a 16-MHz operating frequency). To configure the Timer/Counter 2 as a clock generator, bit C/T2 (T2CON.1) must be cleared and bit T2OE (T2MOD.1) must be set. Bit TR2 (T2CON.2) starts and stops the timer. The clock-out frequency depends on the oscillator frequency and the reload value of Timer 2 capture registers (RCAP2H, RCAP2L), as shown in the following equation.

Oscillator Frequency Clock-Out Frequency = -----------------------------------------------------------------------------------4 x [65536-(RCAP2H,RCAP2L)]

In the clock-out mode, Timer 2 roll-overs will not generate an interrupt. This behavior is similar to when Timer 2 is used as a baud-rate generator. It is possible to use Timer 2 as a baud-rate generator and a clock generator simultaneously. Note, however, that the baud-rate and clock-out frequencies cannot be determined independently from one another since they both use RCAP2H and RCAP2L.

15
1919B–MICRO–11/03

Figure 5. Timer 2 in Clock-Out Mode
OSC ÷2 TL2 (8-BITS) TH2 (8-BITS)

TR2

RCAP2L RCAP2H C/T2 BIT

P1.0 (T2)

÷2

T2OE (T2MOD.1) TRANSITION DETECTOR P1.1 (T2EX) TIMER 2 INTERRUPT

EXF2

EXEN2

Interrupts

The AT89S52 has a total of six interrupt vectors: two external interrupts (INT0 and INT1), three timer interrupts (Timers 0, 1, and 2), and the serial port interrupt. These interrupts are all shown in Figure 6. Each of these interrupt sources can be individually enabled or disabled by setting or clearing a bit in Special Function Register IE. IE also contains a global disable bit, EA, which disables all interrupts at once. Note that Table 5 shows that bit position IE.6 is unimplemented. User software should not write a 1 to this bit position, since it may be used in future AT89 products. Timer 2 interrupt is generated by the logical OR of bits TF2 and EXF2 in register T2CON. Neither of these flags is cleared by hardware when the service routine is vectored to. In fact, the service routine may have to determine whether it was TF2 or EXF2 that generated the interrupt, and that bit will have to be cleared in software. The Timer 0 and Timer 1 flags, TF0 and TF1, are set at S5P2 of the cycle in which the timers overflow. The values are then polled by the circuitry in the next cycle. However, the Timer 2 flag, TF2, is set at S2P2 and is polled in the same cycle in which the timer overflows.

16

AT89S52
1919B–MICRO–11/03

AT89S52
Table 7. Interrupt Enable (IE) Register
(MSB) EA – ET2 ES (LSB) ET1 EX1 ET0 EX0

Enable Bit = 1 enables the interrupt. Enable Bit = 0 disables the interrupt.

Symbol EA – ET2 ES ET1 EX1 ET0 EX0

Position IE.7 IE.6 IE.5 IE.4 IE.3 IE.2 IE.1 IE.0

Function Disables all interrupts. If EA = 0, no interrupt is acknowledged. If EA = 1, each interrupt source is individually enabled or disabled by setting or clearing its enable bit. Reserved. Timer 2 interrupt enable bit. Serial Port interrupt enable bit. Timer 1 interrupt enable bit. External interrupt 1 enable bit. Timer 0 interrupt enable bit. External interrupt 0 enable bit.

User software should never write 1s to reserved bits, because they may be used in future AT89 products.

Figure 6. Interrupt Sources

0 INT0 1 IE0

TF0

0 INT1 1 IE1

TF1 TI RI TF2 EXF2

17
1919B–MICRO–11/03

Oscillator Characteristics

XTAL1 and XTAL2 are the input and output, respectively, of an inverting amplifier that can be configured for use as an on-chip oscillator, as shown in Figure 7. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL2 should be left unconnected while XTAL1 is driven, as shown in Figure 8. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum voltage high and low time specifications must be observed. In idle mode, the CPU puts itself to sleep while all the on-chip peripherals remain active. The mode is invoked by software. The content of the on-chip RAM and all the special functions registers remain unchanged during this mode. The idle mode can be terminated by any enabled interrupt or by a hardware reset. Note that when idle mode is terminated by a hardware reset, the device normally resumes program execution from where it left off, up to two machine cycles before the internal reset algorithm takes control. On-chip hardware inhibits access to internal RAM in this event, but access to the port pins is not inhibited. To eliminate the possibility of an unexpected write to a port pin when idle mode is terminated by a reset, the instruction following the one that invokes idle mode should not write to a port pin or to external memory.

Idle Mode

Power-down Mode

In the Power-down mode, the oscillator is stopped, and the instruction that invokes Power-down is the last instruction executed. The on-chip RAM and Special Function Registers retain their values until the Power-down mode is terminated. Exit from Powerdown mode can be initiated either by a hardware reset or by an enabled external interrupt. Reset redefines the SFRs but does not change the on-chip RAM. The reset should not be activated before VCC is restored to its normal operating level and must be held active long enough to allow the oscillator to restart and stabilize. Figure 7. Oscillator Connections
C2 XTAL2

C1 XTAL1

GND

Note:

1.

C1, C2

= =

30 pF ± 10 pF for Crystals 40 pF ± 10 pF for Ceramic Resonators

18

AT89S52
1919B–MICRO–11/03

AT89S52
Figure 8. External Clock Drive Configuration

NC

XTAL2

EXTERNAL OSCILLATOR SIGNAL

XTAL1

GND

Table 8. Status of External Pins During Idle and Power-down Modes
Mode Idle Idle Power-down Power-down Program Memory Internal External Internal External ALE 1 1 0 0 PSEN 1 1 0 0 PORT0 Data Float Data Float PORT1 Data Data Data Data PORT2 Data Address Data Data PORT3 Data Data Data Data

Program Memory Lock Bits

The AT89S52 has three lock bits that can be left unprogrammed (U) or can be programmed (P) to obtain the additional features listed in the following table. Table 9. Lock Bit Protection Modes
Program Lock Bits LB1 1 2 U P LB2 U U LB3 U U Protection Type No program lock features MOVC instructions executed from external program memory are disabled from fetching code bytes from internal memory, EA is sampled and latched on reset, and further programming of the Flash memory is disabled Same as mode 2, but verify is also disabled Same as mode 3, but external execution is also disabled

3 4

P P

P P

U P

When lock bit 1 is programmed, the logic level at the EA pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value and holds that value until reset is activated. The latched value of EA must agree with the current logic level at that pin in order for the device to function properly.

19
1919B–MICRO–11/03

Programming the Flash – Parallel Mode

The AT89S52 is shipped with the on-chip Flash memory array ready to be programmed. The programming interface needs a high-voltage (12-volt) program enable signal and is compatible with conventional third-party Flash or EPROM programmers. The AT89S52 code memory array is programmed byte-by-byte. Programming Algorithm: Before programming the AT89S52, the address, data, and control signals should be set up according to the Flash programming mode table and Figures 13 and 14. To program the AT89S52, take the following steps: 1. Input the desired memory location on the address lines. 2. Input the appropriate data byte on the data lines. 3. Activate the correct combination of control signals. 4. Raise EA/VPP to 12V. 5. Pulse ALE/PROG once to program a byte in the Flash array or the lock bits. The byte-write cycle is self-timed and typically takes no more than 50 µs. Repeat steps 1 through 5, changing the address and data for the entire array or until the end of the object file is reached. Data Polling: The AT89S52 features Data Polling to indicate the end of a byte write cycle. During a write cycle, an attempted read of the last byte written will result in the complement of the written data on P0.7. Once the write cycle has been completed, true data is valid on all outputs, and the next cycle may begin. Data Polling may begin any time after a write cycle has been initiated. Ready/Busy: The progress of byte programming can also be monitored by the RDY/BSY output signal. P3.0 is pulled low after ALE goes high during programming to indicate BUSY. P3.0 is pulled high again when programming is done to indicate READY. Program Verify: If lock bits LB1 and LB2 have not been programmed, the programmed code data can be read back via the address and data lines for verification. The status of the individual lock bits can be verified directly by reading them back. Reading the Signature Bytes: The signature bytes are read by the same procedure as a normal verification of locations 000H, 100H, and 200H, except that P3.6 and P3.7 must be pulled to a logic low. The values returned are as follows. (000H) = 1EH indicates manufactured by Atmel (100H) = 52H indicates AT89S52 (200H) = 06H Chip Erase: In the parallel programming mode, a chip erase operation is initiated by using the proper combination of control signals and by pulsing ALE/PROG low for a duration of 200 ns - 500 ns. In the serial programming mode, a chip erase operation is initiated by issuing the Chip Erase instruction. In this mode, chip erase is self-timed and takes about 500 ms. During chip erase, a serial read from any address location will return 00H at the data output.

20

AT89S52
1919B–MICRO–11/03

AT89S52
Programming the Flash – Serial Mode
The Code memory array can be programmed using the serial ISP interface while RST is pulled to VCC. The serial interface consists of pins SCK, MOSI (input) and MISO (output). After RST is set high, the Programming Enable instruction needs to be executed first before other operations can be executed. Before a reprogramming sequence can occur, a Chip Erase operation is required. The Chip Erase operation turns the content of every memory location in the Code array into FFH. Either an external system clock can be supplied at pin XTAL1 or a crystal needs to be connected across pins XTAL1 and XTAL2. The maximum serial clock (SCK) frequency should be less than 1/16 of the crystal frequency. With a 33 MHz oscillator clock, the maximum SCK frequency is 2 MHz.

Serial Programming Algorithm

To program and verify the AT89S52 in the serial programming mode, the following sequence is recommended: 1. Power-up sequence: Apply power between VCC and GND pins. Set RST pin to “H”. If a crystal is not connected across pins XTAL1 and XTAL2, apply a 3 MHz to 33 MHz clock to XTAL1 pin and wait for at least 10 milliseconds. 2. Enable serial programming by sending the Programming Enable serial instruction to pin MOSI/P1.5. The frequency of the shift clock supplied at pin SCK/P1.7 needs to be less than the CPU clock at XTAL1 divided by 16. 3. The Code array is programmed one byte at a time in either the Byte or Page mode. The write cycle is self-timed and typically takes less than 0.5 ms at 5V. 4. Any memory location can be verified by using the Read instruction which returns the content at the selected address at serial output MISO/P1.6. 5. At the end of a programming session, RST can be set low to commence normal device operation. Power-off sequence (if needed): Set XTAL1 to “L” (if a crystal is not used). Set RST to “L”. Turn VCC power off. Data Polling: The Data Polling feature is also available in the serial mode. In this mode, during a write cycle an attempted read of the last byte written will result in the complement of the MSB of the serial output byte on MISO.

21
1919B–MICRO–11/03

Serial Programming Instruction Set Programming Interface – Parallel Mode

The Instruction Set for Serial Programming follows a 4-byte protocol and is shown in Table 11.

Every code byte in the Flash array can be programmed by using the appropriate combination of control signals. The write operation cycle is self-timed and once initiated, will automatically time itself to completion. Most worldwide major programming vendors offer support for the Atmel AT89 microcontroller series. Please contact your local programming vendor for the appropriate software revision.

Table 10. Flash Programming Modes
ALE/ Mode Write Code Data Read Code Data Write Lock Bit 1 Write Lock Bit 2 Write Lock Bit 3 Read Lock Bits 1, 2, 3 Chip Erase Read Atmel ID Read Device ID Read Device ID VCC 5V 5V 5V 5V 5V RST H H H H H PSEN L L L
(3)

EA/ VPP 12V P2.6 L L H H H P2.7 H L H H L P3.3 H L H H H P3.6 H H H L H P3.7 H H H L L

P0.7-0 Data DIN DOUT X X X P0.2, P0.3, P0.4 X 1EH 52H 06H

P2.4-0

P1.7-0

PROG
(2)

Address
A12-8 A12-8 X X X A7-0 A7-0 X X X

H
(3)

H 12V 12V
(3)

L L

12V

5V

H

L

H
(1)

H

H

H

L

H

L

X

X

5V 5V 5V 5V

H H H H

L L L L H H H

12V H H H

H L L L

L L L L

H L L L

L L L L

L L L L

X X 0000 X 0001 X 0010

X 00H 00H 00H

Notes:

1. 2. 3. 4. 5.

Each PROG pulse is 200 ns - 500 ns for Chip Erase. Each PROG pulse is 200 ns - 500 ns for Write Code Data. Each PROG pulse is 200 ns - 500 ns for Write Lock Bits. RDY/BSY signal is output on P3.0 during programming. X = don’t care.

22

AT89S52
1919B–MICRO–11/03

AT89S52
Figure 9. Programming the Flash Memory (Parallel Mode)
VCC

AT89S52
ADDR. 0000H/1FFFH A0 - A7 A8 - A12 P1.0-P1.7 P2.0 - P2.4 P2.6 P2.7 P3.3 P3.6 P3.7 XTAL2 EA VIH/VPP VCC P0 PGM DATA

SEE FLASH PROGRAMMING MODES TABLE

ALE

PROG

3-33 MHz P3.0

RDY/ BSY

XTAL1 GND

RST PSEN

VIH

Figure 10. Verifying the Flash Memory (Parallel Mode)
VCC

AT89S52
ADDR. 0000H/1FFFH A0 - A7 A8 - A12 P1.0-P1.7 P2.0 - P2.4 P2.6 P2.7 P3.3 P3.6 P3.7 XTAL 2 VCC P0 PGM DATA (USE 10K PULLUPS)

SEE FLASH PROGRAMMING MODES TABLE

ALE VIH EA

3-33 MHz

XTAL1 GND

RST PSEN

VIH

23
1919B–MICRO–11/03

Flash Programming and Verification Characteristics (Parallel Mode)
TA = 20°C to 30°C, VCC = 4.5 to 5.5V
Symbol VPP IPP ICC 1/tCLCL tAVGL tGHAX tDVGL tGHDX tEHSH tSHGL tGHSL tGLGH tAVQV tELQV tEHQZ tGHBL tWC Parameter Programming Supply Voltage Programming Supply Current VCC Supply Current Oscillator Frequency Address Setup to PROG Low Address Hold After PROG Data Setup to PROG Low Data Hold After PROG P2.7 (ENABLE) High to VPP VPP Setup to PROG Low VPP Hold After PROG PROG Width Address to Data Valid ENABLE Low to Data Valid Data Float After ENABLE PROG High to BUSY Low Byte Write Cycle Time 0 3 48tCLCL 48tCLCL 48tCLCL 48tCLCL 48tCLCL 10 10 0.2 1 48tCLCL 48tCLCL 48tCLCL 1.0 50 µs µs µs µs µs Min 11.5 Max 12.5 10 30 33 Units V mA mA MHz

Figure 11. Flash Programming and Verification Waveforms – Parallel Mode
P1.0 - P1.7 P2.0 - P2.4 PORT 0
PROGRAMMING ADDRESS VERIFICATION ADDRESS

tAVQV
DATA IN DATA OUT

tAVGL
ALE/PROG

tDVGL

tGHDX

tGHAX tGHSL
LOGIC 1 LOGIC 0

tSHGL
VPP

tGLGH

EA/VPP

tEHSH
P2.7 (ENABLE)

tELQV tGHBL

tEHQZ

P3.0 (RDY/BSY)

BUSY

READY

tWC

24

AT89S52
1919B–MICRO–11/03

AT89S52
Figure 12. Flash Memory Serial Downloading
VCC

AT89S52
VCC

INSTRUCTION INPUT DATA OUTPUT CLOCK IN

P1.5/MOSI P1.6/MISO P1.7/SCK

XTAL2

3-33 MHz

XTAL1 GND

RST

VIH

Flash Programming and Verification Waveforms – Serial Mode

Figure 13. Serial Programming Waveforms

7

6

5

4

3

2

1

0

25
1919B–MICRO–11/03

Table 11. Serial Programming Instruction Set
Instruction Format Instruction Programming Enable Byte 1 1010 1100 Byte 2 0101 0011 Byte 3 xxxx xxxx Byte 4 xxxx xxxx 0110 1001 (Output on MISO) xxxx xxxx
D7 D6 D5 D4 D3 D2 D1 D0

Operation Enable Serial Programming while RST is high

Chip Erase Read Program Memory (Byte Mode) Write Program Memory (Byte Mode) Write Lock Bits(1) Read Lock Bits

1010 1100 0010 0000 0100 0000 1010 1100 0010 0100

100x xxxx
A12 A11 A10 A9 A8

xxxx xxxx
A7 A6 A5 A4 A3 A2 A1 A0

Chip Erase Flash memory array Read data from Program memory in the byte mode Write data to Program memory in the byte mode Write Lock bits. See Note (1). xx Read back current status of the lock bits (a programmed lock bit reads back as a “1”) Read Signature Byte Read data from Program memory in the Page Mode (256 bytes) Write data to Program memory in the Page Mode (256 bytes)

xxx xxx

A12

1110 00 xxxx xxxx

B1 B2

A11 A10 A9 A8

xxxx xxxx xxxx xxxx

A7 A6 A5 A4 A3 A2 A1 A0

xxxx xxxx
LB2 LB1 LB3

xxx

A11 A10 A9 A8

A12

Read Program Memory (Page Mode) Write Program Memory (Page Mode) Note:

1. B1 = 0, B2 = 0 ---> Mode 1, no lock protection B1 = 0, B2 = 1 ---> Mode 2, lock bit 1 activated B1 = 1, B2 = 0 ---> Mode 3, lock bit 2 activated B1 = 1, B2 = 1 ---> Mode 4, lock bit 3 activated

A12

A11 A10 A9 A8

0101 0000

xxx

A12

A11 A10 A9 A8

0011 0000

xxx

A7

Read Signature Bytes

0010 1000

xxx

xxx xxx0

Signature Byte Byte 1... Byte 255 Byte 1... Byte 255

Byte 0

Byte 0

}

Each of the lock bit modes needs to be activated sequentially before Mode 4 can be executed.

After Reset signal is high, SCK should be low for at least 64 system clocks before it goes high to clock in the enable data bytes. No pulsing of Reset signal is necessary. SCK should be no faster than 1/16 of the system clock at XTAL1. For Page Read/Write, the data always starts from byte 0 to 255. After the command byte and upper address byte are latched, each byte thereafter is treated as data until all 256 bytes are shifted in/out. Then the next instruction will be ready to be decoded.

26

AT89S52
1919B–MICRO–11/03

D7 D6 D5 D4 D3 D2 D1 D0

AT89S52
Serial Programming Characteristics
Figure 14. Serial Programming Timing

MOSI tOVSH SCK MISO tSLIV tSHSL tSHOX tSLSH

Table 12. Serial Programming Characteristics, TA = -40° C to 85° C, VCC = 4.0 - 5.5V (Unless Otherwise Noted)
Symbol 1/tCLCL tCLCL tSHSL tSLSH tOVSH tSHOX tSLIV tERASE tSWC Parameter Oscillator Frequency Oscillator Period SCK Pulse Width High SCK Pulse Width Low MOSI Setup to SCK High MOSI Hold after SCK High SCK Low to MISO Valid Chip Erase Instruction Cycle Time Serial Byte Write Cycle Time Min 3 30 8 tCLCL 8 tCLCL tCLCL 2 tCLCL 10 16 32 500 64 tCLCL + 400 Typ Max 33 Units MHz ns ns ns ns ns ns ms µs

27
1919B–MICRO–11/03

Absolute Maximum Ratings*
Operating Temperature.................................. -55°C to +125°C Storage Temperature ..................................... -65°C to +150°C Voltage on Any Pin with Respect to Ground .....................................-1.0V to +7.0V Maximum Operating Voltage ............................................ 6.6V DC Output Current...................................................... 15.0 mA *NOTICE: Stresses beyond those listed under “Absolute Maximum Ratings” may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

DC Characteristics
The values shown in this table are valid for TA = -40°C to 85°C and VCC = 4.0V to 5.5V, unless otherwise noted.
Symbol VIL VIL1 VIH VIH1 VOL VOL1 Parameter Input Low Voltage Input Low Voltage (EA) Input High Voltage Input High Voltage Output Low Voltage
(1) (1)

Condition (Except EA)

Min -0.5 -0.5

Max 0.2 VCC-0.1 0.2 VCC-0.3 VCC+0.5 VCC+0.5 0.45 0.45

Units V V V V V V V V V V V V

(Except XTAL1, RST) (XTAL1, RST) (Ports 1,2,3) IOL = 1.6 mA IOL = 3.2 mA IOH = -60 µA, VCC = 5V ± 10%

0.2 VCC+0.9 0.7 VCC

Output Low Voltage (Port 0, ALE, PSEN)

2.4 0.75 VCC 0.9 VCC 2.4 0.75 VCC 0.9 VCC -50 -650 ±10 50 300 10 25 6.5 50

VOH

Output High Voltage (Ports 1,2,3, ALE, PSEN)

IOH = -25 µA IOH = -10 µA IOH = -800 µA, VCC = 5V ± 10%

VOH1

Output High Voltage (Port 0 in External Bus Mode) Logical 0 Input Current (Ports 1,2,3) Logical 1 to 0 Transition Current (Ports 1,2,3) Input Leakage Current (Port 0, EA) Reset Pulldown Resistor Pin Capacitance Power Supply Current

IOH = -300 µA IOH = -80 µA

IIL ITL ILI RRST CIO

VIN = 0.45V VIN = 2V, VCC = 5V ± 10% 0.45 < VIN < VCC

µA µA µA KΩ pF mA mA µA

Test Freq. = 1 MHz, TA = 25°C Active Mode, 12 MHz

ICC Power-down Mode
(1)

Idle Mode, 12 MHz VCC = 5.5V

Notes:

1. Under steady state (non-transient) conditions, IOL must be externally limited as follows: Maximum IOL per port pin: 10 mA Maximum IOL per 8-bit port: Port 0: 26 mA Ports 1, 2, 3: 15 mA Maximum total IOL for all output pins: 71 mA If IOL exceeds the test condition, VOL may exceed the related specification. Pins are not guaranteed to sink current greater than the listed test conditions. 2. Minimum VCC for Power-down is 2V.

28

AT89S52
1919B–MICRO–11/03

AT89S52
AC Characteristics
Under operating conditions, load capacitance for Port 0, ALE/PROG, and PSEN = 100 pF; load capacitance for all other outputs = 80 pF.

External Program and Data Memory Characteristics
12 MHz Oscillator Symbol 1/tCLCL tLHLL tAVLL tLLAX tLLIV tLLPL tPLPH tPLIV tPXIX tPXIZ tPXAV tAVIV tPLAZ tRLRH tWLWH tRLDV tRHDX tRHDZ tLLDV tAVDV tLLWL tAVWL tQVWX tQVWH tWHQX tRLAZ tWHLH Parameter Oscillator Frequency ALE Pulse Width Address Valid to ALE Low Address Hold After ALE Low ALE Low to Valid Instruction In ALE Low to PSEN Low PSEN Pulse Width PSEN Low to Valid Instruction In Input Instruction Hold After PSEN Input Instruction Float After PSEN PSEN to Address Valid Address to Valid Instruction In PSEN Low to Address Float RD Pulse Width WR Pulse Width RD Low to Valid Data In Data Hold After RD Data Float After RD ALE Low to Valid Data In Address to Valid Data In ALE Low to RD or WR Low Address to RD or WR Low Data Valid to WR Transition Data Valid to WR High Data Hold After WR RD Low to Address Float RD or WR High to ALE High 43 200 203 23 433 33 0 123 tCLCL-25 0 97 517 585 300 3tCLCL-50 4tCLCL-75 tCLCL-30 7tCLCL-130 tCLCL-25 0 tCLCL+25 400 400 252 0 2tCLCL-28 8tCLCL-150 9tCLCL-165 3tCLCL+50 75 312 10 6tCLCL-100 6tCLCL-100 5tCLCL-90 0 59 tCLCL-8 5tCLCL-80 10 43 205 145 0 tCLCL-25 127 43 48 233 tCLCL-25 3tCLCL-45 3tCLCL-60 Min Max Variable Oscillator Min 0 2tCLCL-40 tCLCL-25 tCLCL-25 4tCLCL-65 Max 33 Units MHz ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns ns

29
1919B–MICRO–11/03

External Program Memory Read Cycle
tLHLL ALE tAVLL PSEN tPLAZ tLLAX PORT 0
A0 - A7

tLLPL

tLLIV tPLIV

tPLPH

tPXAV tPXIZ tPXIX
INSTR IN A0 - A7

tAVIV PORT 2
A8 - A15 A8 - A15

External Data Memory Read Cycle
tLHLL ALE tWHLH PSEN tLLDV tLLWL RD tAVLL PORT 0 tLLAX tRLAZ
DATA IN

tRLRH

tRLDV

tRHDZ tRHDX
A0 - A7 FROM PCL INSTR IN

A0 - A7 FROM RI OR DPL

tAVWL tAVDV PORT 2
P2.0 - P2.7 OR A8 - A15 FROM DPH A8 - A15 FROM PCH

30

AT89S52
1919B–MICRO–11/03

AT89S52
External Data Memory Write Cycle
tLHLL ALE tWHLH PSEN tLLWL WR tAVLL PORT 0 tLLAX tQVWX tWLWH

tQVWH
DATA OUT

tWHQX
A0 - A7 FROM PCL INSTR IN

A0 - A7 FROM RI OR DPL

tAVWL PORT 2
P2.0 - P2.7 OR A8 - A15 FROM DPH A8 - A15 FROM PCH

External Clock Drive Waveforms
tCHCX
VCC - 0.5V 0.7 VCC 0.2 VCC - 0.1V 0.45V

tCHCX tCLCH tCHCL

tCLCX tCLCL

External Clock Drive
Symbol 1/tCLCL tCLCL tCHCX tCLCX tCLCH tCHCL Parameter Oscillator Frequency Clock Period High Time Low Time Rise Time Fall Time Min 0 30 12 12 5 5 Max 33 Units MHz ns ns ns ns ns

31
1919B–MICRO–11/03

Serial Port Timing: Shift Register Mode Test Conditions
The values in this table are valid for VCC = 4.0V to 5.5V and Load Capacitance = 80 pF.
12 MHz Osc Symbol tXLXL tQVXH tXHQX tXHDX tXHDV Parameter Serial Port Clock Cycle Time Output Data Setup to Clock Rising Edge Output Data Hold After Clock Rising Edge Input Data Hold After Clock Rising Edge Clock Rising Edge to Input Data Valid Min 1.0 700 50 0 700 Max Variable Oscillator Min 12tCLCL 10tCLCL-133 2tCLCL-80 0 10tCLCL-133 Max Units µs ns ns ns ns

Shift Register Mode Timing Waveforms
INSTRUCTION ALE CLOCK 0 1 2 3 4 5 6 7 8

tXLXL tQVXH
WRITE TO SBUF

tXHQX
0 1 2 3 4 5 6 7 SET TI
VALID VALID VALID VALID VALID

OUTPUT DATA CLEAR RI INPUT DATA

tXHDV
VALID VALID

tXHDX
VALID

SET RI

AC Testing Input/Output Waveforms(1)
VCC - 0.5V 0.2 VCC + 0.9V TEST POINTS 0.45V 0.2 VCC - 0.1V

Note:

1. AC Inputs during testing are driven at VCC - 0.5V for a logic 1 and 0.45V for a logic 0. Timing measurements are made at VIH min. for a logic 1 and VIL max. for a logic 0.

Float Waveforms(1)
V LOAD+ V LOAD V LOAD 0.1V 0.1V

V OL Timing Reference Points V OL +

0.1V

0.1V

Note:

1. For timing purposes, a port pin is no longer floating when a 100 mV change from load voltage occurs. A port pin begins to float when a 100 mV change from the loaded VOH/VOL level occurs.

32

AT89S52
1919B–MICRO–11/03

AT89S52
Ordering Information
Speed (MHz) 24 Power Supply 4.0V to 5.5V Ordering Code AT89S52-24AC AT89S52-24JC AT89S52-24PC AT89S52-24SC AT89S52-24AI AT89S52-24JI AT89S52-24PI AT89S52-24SI 33 4.5V to 5.5V AT89S52-33AC AT89S52-33JC AT89S52-33PC AT89S52-33SC Package 44A 44J 40P6 42PS6 44A 44J 40P6 42PS6 44A 44J 40P6 42PS6 Operation Range Commercial (0° C to 70° C)

Industrial (-40° C to 85° C)

Commercial (0° C to 70° C)

Package Type 44A 44J 40P6 42PS6 44-lead, Thin Plastic Gull Wing Quad Flatpack (TQFP) 44-lead, Plastic J-leaded Chip Carrier (PLCC) 40-pin, 0.600" Wide, Plastic Dual Inline Package (PDIP) 42-pin, 0.600" Wide, Plastic Dual Inline Package (PDIP)

33
1919B–MICRO–11/03

Packaging Information
44A – TQFP

PIN 1 B
PIN 1 IDENTIFIER

e

E1

E

D1 D C

0˚~7˚ A1 L
COMMON DIMENSIONS (Unit of Measure = mm) SYMBOL A A1 A2 D D1 E MIN – 0.05 0.95 11.75 9.90 11.75 9.90 0.30 0.09 0.45 NOM – – 1.00 12.00 10.00 12.00 10.00 – – – 0.80 TYP MAX 1.20 0.15 1.05 12.25 10.10 12.25 10.10 0.45 0.20 0.75 Note 2 Note 2 NOTE

A2

A

Notes:

1. This package conforms to JEDEC reference MS-026, Variation ACB. 2. Dimensions D1 and E1 do not include mold protrusion. Allowable protrusion is 0.25 mm per side. Dimensions D1 and E1 are maximum plastic body size dimensions including mold mismatch. 3. Lead coplanarity is 0.10 mm maximum.

E1 B C L e

10/5/2001 2325 Orchard Parkway San Jose, CA 95131 TITLE 44A, 44-lead, 10 x 10 mm Body Size, 1.0 mm Body Thickness, 0.8 mm Lead Pitch, Thin Profile Plastic Quad Flat Package (TQFP) DRAWING NO. 44A REV. B

R

34

AT89S52
1919B–MICRO–11/03

AT89S52
44J – PLCC

1.14(0.045) X 45˚

PIN NO. 1 IDENTIFIER

1.14(0.045) X 45˚ 0.318(0.0125) 0.191(0.0075)

E1 B

E

B1

D2/E2

e D1 D A A2 A1

0.51(0.020)MAX 45˚ MAX (3X)

COMMON DIMENSIONS (Unit of Measure = mm) SYMBOL A A1 A2 D D1 E Notes: 1. This package conforms to JEDEC reference MS-018, Variation AC. 2. Dimensions D1 and E1 do not include mold protrusion. Allowable protrusion is .010"(0.254 mm) per side. Dimension D1 and E1 include mold mismatch and are measured at the extreme material condition at the upper or lower parting line. 3. Lead coplanarity is 0.004" (0.102 mm) maximum. E1 D2/E2 B B1 e MIN 4.191 2.286 0.508 17.399 16.510 17.399 16.510 14.986 0.660 0.330 NOM – – – – – – – – – – 1.270 TYP MAX 4.572 3.048 – 17.653 16.662 17.653 16.662 16.002 0.813 0.533 Note 2 Note 2 NOTE

10/04/01 2325 Orchard Parkway San Jose, CA 95131 TITLE 44J, 44-lead, Plastic J-leaded Chip Carrier (PLCC) DRAWING NO. 44J REV. B

R

35
1919B–MICRO–11/03

40P6 – PDIP

D

PIN 1

E1

A

SEATING PLANE

L B1 e E B

A1

C eB

0º ~ 15º

REF
SYMBOL A A1 D E E1 B

COMMON DIMENSIONS (Unit of Measure = mm) MIN – 0.381 52.070 15.240 13.462 0.356 1.041 3.048 0.203 15.494 NOM – – – – – – – – – – 2.540 TYP MAX 4.826 – 52.578 15.875 13.970 0.559 1.651 3.556 0.381 17.526 Note 2 Note 2 NOTE

Notes:

1. This package conforms to JEDEC reference MS-011, Variation AC. 2. Dimensions D and E1 do not include mold Flash or Protrusion. Mold Flash or Protrusion shall not exceed 0.25 mm (0.010").

B1 L C eB e

09/28/01 2325 Orchard Parkway San Jose, CA 95131 TITLE 40P6, 40-lead (0.600"/15.24 mm Wide) Plastic Dual Inline Package (PDIP) DRAWING NO. 40P6 REV. B

R

36

AT89S52
1919B–MICRO–11/03

AT89S52
42PS6 – PDIP

D

PIN 1

E1

A

SEATING PLANE

L B1 e E B

A1

C eB

0º ~ 15º

REF
SYMBOL A A1 D E E1 B

COMMON DIMENSIONS (Unit of Measure = mm) MIN – 0.51 36.70 15.24 13.46 0.38 0.76 3.05 0.20 – NOM – – – – – – – – – – 1.78 TYP MAX 4.83 – 36.96 15.88 13.97 0.56 1.27 3.43 0.30 18.55 Note 2 Note 2 NOTE

Notes:

1. This package conforms to JEDEC reference MS-011, Variation AC. 2. Dimensions D and E1 do not include mold Flash or Protrusion. Mold Flash or Protrusion shall not exceed 0.25 mm (0.010").

B1 L C eB e

11/6/03 2325 Orchard Parkway San Jose, CA 95131 TITLE 42PS6, 42-lead (0.600"/15.24 mm Wide) Plastic Dual Inline Package (PDIP) DRAWING NO. 42PS6 REV. A

R

37
1919B–MICRO–11/03

Atmel Corporation
2325 Orchard Parkway San Jose, CA 95131, USA Tel: 1(408) 441-0311 Fax: 1(408) 487-2600

Atmel Operations
Memory
2325 Orchard Parkway San Jose, CA 95131, USA Tel: 1(408) 441-0311 Fax: 1(408) 436-4314

RF/Automotive
Theresienstrasse 2 Postfach 3535 74025 Heilbronn, Germany Tel: (49) 71-31-67-0 Fax: (49) 71-31-67-2340 1150 East Cheyenne Mtn. Blvd. Colorado Springs, CO 80906, USA Tel: 1(719) 576-3300 Fax: 1(719) 540-1759

Regional Headquarters
Europe
Atmel Sarl Route des Arsenaux 41 Case Postale 80 CH-1705 Fribourg Switzerland Tel: (41) 26-426-5555 Fax: (41) 26-426-5500

Microcontrollers
2325 Orchard Parkway San Jose, CA 95131, USA Tel: 1(408) 441-0311 Fax: 1(408) 436-4314 La Chantrerie BP 70602 44306 Nantes Cedex 3, France Tel: (33) 2-40-18-18-18 Fax: (33) 2-40-18-19-60

Biometrics/Imaging/Hi-Rel MPU/ High Speed Converters/RF Datacom
Avenue de Rochepleine BP 123 38521 Saint-Egreve Cedex, France Tel: (33) 4-76-58-30-00 Fax: (33) 4-76-58-34-80

Asia
Room 1219 Chinachem Golden Plaza 77 Mody Road Tsimshatsui East Kowloon Hong Kong Tel: (852) 2721-9778 Fax: (852) 2722-1369

ASIC/ASSP/Smart Cards
Zone Industrielle 13106 Rousset Cedex, France Tel: (33) 4-42-53-60-00 Fax: (33) 4-42-53-60-01 1150 East Cheyenne Mtn. Blvd. Colorado Springs, CO 80906, USA Tel: 1(719) 576-3300 Fax: 1(719) 540-1759 Scottish Enterprise Technology Park Maxwell Building East Kilbride G75 0QR, Scotland Tel: (44) 1355-803-000 Fax: (44) 1355-242-743

Japan
9F, Tonetsu Shinkawa Bldg. 1-24-8 Shinkawa Chuo-ku, Tokyo 104-0033 Japan Tel: (81) 3-3523-3551 Fax: (81) 3-3523-7581

Literature Requests
www.atmel.com/literature

Disclaimer: Atmel Corporation makes no warranty for the use of its products, other than those expressly contained in the Company’s standard warranty which is detailed in Atmel’s Terms and Conditions located on the Company’s web site. The Company assumes no responsibility for any errors which may appear in this document, reserves the right to change devices or specifications detailed herein at any time without notice, and does not make any commitment to update the information contained herein. No licenses to patents or other intellectual property of Atmel are granted by the Company in connection with the sale of Atmel products, expressly or by implication. Atmel’s products are not authorized for use as critical components in life support devices or systems.

© Atmel Corporation 2003. All rights reserved. Atmel ® and combinations thereof are the registered trademarks of Atmel Corporation or its subsidiaries. MCS ® is a registered trademark of Intel Corporation. Other terms and product names may be the trademarks of others.

Printed on recycled paper.
1919B–MICRO–11/03

ADC0808/ADC0809 8-Bit µP Compatible A/D Converters with 8-Channel Multiplexer

October 1999

ADC0808/ADC0809 8-Bit µP Compatible A/D Converters with 8-Channel Multiplexer
General Description
The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8-single-ended analog signals. The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE ® outputs. The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)

Features
n Easy interface to all microprocessors n Operates ratiometrically or with 5 VDC or analog span adjusted voltage reference n No zero or full-scale adjust required n 8-channel multiplexer with address logic n 0V to 5V input range with single 5V power supply n Outputs meet TTL voltage level specifications n Standard hermetic or molded 28-pin DIP package n 28-pin molded chip carrier package n ADC0808 equivalent to MM74C949 n ADC0809 equivalent to MM74C949-1

Key Specifications
n n n n n Resolution Total Unadjusted Error Single Supply Low Power Conversion Time 8 Bits

± 1⁄2 LSB and ± 1 LSB
5 VDC 15 mW 100 µs

Block Diagram

DS005672-1

See Ordering Information

TRI-STATE ® is a registered trademark of National Semiconductor Corp.

© 1999 National Semiconductor Corporation

DS005672

www.national.com

ADC0808/ADC0809

Connection Diagrams
Dual-In-Line Package

Molded Chip Carrier Package

DS005672-12 DS005672-11

Order Number ADC0808CCN or ADC0809CCN See NS Package J28A or N28A

Order Number ADC0808CCV or ADC0809CCV See NS Package V28A

Ordering Information
TEMPERATURE RANGE Error −40˚C to +85˚C ADC0808CCN ADC0809CCN N28A Molded DIP ADC0808CCV ADC0809CCV V28A Molded Chip Carrier J28A Ceramic DIP J28A Ceramic DIP ADC0808CCJ −55˚C to +125˚C ADC0808CJ

± 1⁄2 LSB Unadjusted ± 1 LSB Unadjusted
Package Outline

www.national.com

2

ADC0808/ADC0809

Absolute Maximum Ratings (Notes 2, 1)
If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/ Distributors for availability and specifications. Supply Voltage (VCC) (Note 3) 6.5V Voltage at Any Pin −0.3V to (VCC+0.3V) Except Control Inputs Voltage at Control Inputs −0.3V to +15V (START, OE, CLOCK, ALE, ADD A, ADD B, ADD C) Storage Temperature Range −65˚C to +150˚C 875 mW Package Dissipation at TA = 25˚C Lead Temp. (Soldering, 10 seconds) Dual-In-Line Package (plastic) 260˚C

Dual-In-Line Package (ceramic) Molded Chip Carrier Package Vapor Phase (60 seconds) Infrared (15 seconds) ESD Susceptibility (Note 8)

300˚C 215˚C 220˚C 400V (Notes 1, 2) TMIN≤TA≤TMAX −40˚C≤TA≤+85˚C −40˚C ≤ TA ≤ +85˚C 4.5 VDC to 6.0 VDC

Operating Conditions
Temperature Range (Note 1) ADC0808CCN,ADC0809CCN ADC0808CCV, ADC0809CCV Range of VCC (Note 1)

Electrical Characteristics
Converter Specifications: VCC = 5 VDC = VREF+, VREF(−) = GND, TMIN≤TA≤TMAX and fCLK = 640 kHz unless otherwise stated. Symbol Parameter ADC0808 Total Unadjusted Error (Note 5) ADC0809 Total Unadjusted Error (Note 5) Input Resistance Analog Input Voltage Range VREF(+) Voltage, Top of Ladder Voltage, Center of Ladder 0˚C to 70˚C TMIN to TMAX From Ref(+) to Ref(−) (Note 4) V(+) or V(−) Measured at Ref(+) VCC/2-0.1 Measured at Ref(−) fc = 640 kHz, (Note 6) −0.1 −2 1.0 GND−0.10 VCC VCC/2 0 2.5 VCC+0.10 VCC+0.1 VCC/2+0.1 25˚C TMIN to TMAX Conditions Min Typ Max Units LSB LSB LSB LSB kΩ VDC V V

± 1⁄2 ± 3⁄4 ±1 ± 11⁄4

VREF(−) IIN

Voltage, Bottom of Ladder Comparator Input Current

V 2 µA

± 0.5

Electrical Characteristics
Digital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, 4.75≤VCC≤5.25V, −40˚C≤TA≤+85˚C unless otherwise noted Symbol ANALOG MULTIPLEXER IOFF(+) OFF Channel Leakage Current VCC = 5V, VIN = 5V, TA = 25˚C IOFF(−) OFF Channel Leakage Current TMIN to TMAX VCC = 5V, VIN = 0, TA = 25˚C TMIN to TMAX CONTROL INPUTS VIN(1) VIN(0) IIN(1) IIN(0) ICC Logical “1” Input Voltage Logical “0” Input Voltage Logical “1” Input Current (The Control Inputs) Logical “0” Input Current (The Control Inputs) Supply Current fCLK = 640 kHz 0.3 3.0 mA VIN = 0 −1.0 µA VIN = 15V VCC−1.5 1.5 1.0 V V µA −200 −1.0 −10 10 200 1.0 nA µA nA µA Parameter Conditions Min Typ Max Units

3

www.national.com

ADC0808/ADC0809

Electrical Characteristics
Symbol VOUT(1) Parameter Logical “1” Output Voltage

(Continued)

Digital Levels and DC Specifications: ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV, 4.75≤VCC≤5.25V, −40˚C≤TA≤+85˚C unless otherwise noted Conditions VCC = 4.75V IOUT = −360µA IOUT = −10µA IO = 1.6 mA IO = 1.2 mA VO = 5V VO = 0 −3 Min Typ Max Units DATA OUTPUTS AND EOC (INTERRUPT) 2.4 4.5 0.45 0.45 3 V(min) V(min) V V µA µA

VOUT(0) VOUT(0) IOUT

Logical “0” Output Voltage Logical “0” Output Voltage EOC TRI-STATE Output Current

Electrical Characteristics
Timing Specifications VCC = VREF(+) = 5V, VREF(−) = GND, tr = tf = 20 ns and TA = 25˚C unless otherwise noted. Symbol tWS tWALE ts tH tD tH1, tH0 t1H, t0H tc fc tEOC CIN COUT Parameter Minimum Start Pulse Width Minimum ALE Pulse Width Minimum Address Set-Up Time Minimum Address Hold Time Analog MUX Delay Time From ALE OE Control to Q Logic State OE Control to Hi-Z Conversion Time Clock Frequency EOC Delay Time Input Capacitance TRI-STATE Output Capacitance
Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions. Note 2: All voltages are measured with respect to GND, unless othewise specified. Note 3: A zener diode exists, internally, from VCC to GND and has a typical breakdown voltage of 7 VDC. Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the VCCn supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog VIN does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute 0VDC to 5VDC input voltage range will therefore require a minimum supply voltage of 4.900 VDC over temperature variations, initial tolerance and loading. Note 5: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors. See Figure 3. None of these A/Ds requires a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example: 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13. Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0. Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC. Note 8: Human body model, 100 pF discharged through a 1.5 kΩ resistor.

Conditions (Figure 5) (Figure 5) (Figure 5) (Figure 5) RS = 0Ω (Figure 5) CL = 50 pF, RL = 10k (Figure 8) CL = 10 pF, RL = 10k (Figure 8) fc = 640 kHz, (Figure 5) (Note 7) (Figure 5) At Control Inputs At TRI-STATE Outputs

MIn

Typ 100 100 25 25 1 125 125

Max 200 200 50 50 2.5 250 250 116 1280 8+2 µS

Units ns ns ns ns µs ns ns µs kHz Clock Periods pF pF

90 10 0

100 640

10 10

15 15

www.national.com

4

ADC0808/ADC0809

Functional Description
Multiplexer. The device contains an 8-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table 1 shows the input states for the address lines to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal. TABLE 1. SELECTED ANALOG CHANNEL IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7 ADDRESS LINE C L L L L H H H H B L L H H L L H H A L H L H L H L H

The bottom resistor and the top resistor of the ladder network in Figure 1 are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached +1⁄2 LSB and succeeding output transitions occur every 1 LSB later up to full-scale. The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n-iterations are required for an n-bit converter. Figure 2 shows a typical example of a 3-bit converter. In the ADC0808, ADC0809, the approximation technique is extended to 8 bits using the 256R network. The A/D converter’s successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion. The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements. The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

CONVERTER CHARACTERISTICS The Converter The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter’s digital outputs are positive true. The 256R ladder network approach (Figure 1) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

Figure 4 shows a typical error curve for the ADC0808 as measured using the procedures outlined in AN-179.

5

www.national.com

ADC0808/ADC0809

Functional Description

(Continued)

DS005672-2

FIGURE 1. Resistor Ladder and Switch Tree

DS005672-13 DS005672-14

FIGURE 2. 3-Bit A/D Transfer Curve

FIGURE 3. 3-Bit A/D Absolute Accuracy Curve

DS005672-15

FIGURE 4. Typical Error Curve

www.national.com

6

ADC0808/ADC0809

Timing Diagram

DS005672-4

FIGURE 5.

7

www.national.com

ADC0808/ADC0809

Typical Performance Characteristics

DS005672-16

FIGURE 6. Comparator IIN vs VIN (VCC = VREF = 5V)

DS005672-17

FIGURE 7. Multiplexer RON vs VIN (VCC = VREF = 5V)

TRI-STATE Test Circuits and Timing Diagrams
t1H, tH1 t1H, CL = 10 pF tH1, CL = 50 pF

DS005672-18

DS005672-19

DS005672-20

t0H, tH0

t0H, CL = 10 pF

tH0, CL = 50 pF

DS005672-21

DS005672-22

DS005672-23

FIGURE 8.

Applications Information
OPERATION 1.0 RATIOMETRIC CONVERSION The ADC0808, ADC0809 is designed as a complete Data Acquisition System (DAS) for ratiometric conversion systems. In ratiometric systems, the physical variable being measured is expressed as a percentage of full-scale which is not necessarily related to an absolute standard. The voltage input to the ADC0808 is expressed by the equation

(1) VIN = Input voltage into the ADC0808 Vfs = Full-scale voltage VZ = Zero voltage
www.national.com 8

DX = Data point being measured DMAX = Maximum data limit DMIN = Minimum data limit A good example of a ratiometric transducer is a potentiometer used as a position sensor. The position of the wiper is directly proportional to the output voltage which is a ratio of the full-scale voltage across it. Since the data is represented as a proportion of full-scale, reference requirements are greatly reduced, eliminating a large source of error and cost for many applications. A major advantage of the ADC0808, ADC0809 is that the input voltage range is equal to the supply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer inputs, (Figure 9). Ratiometric transducers such as potentiometers, strain gauges, thermistor bridges, pressure transducers, etc., are suitable for measuring proportional relationships; however, many types of measurements must be referred to an absolute standard such as voltage or current. This means a sys-

ADC0808/ADC0809

Applications Information

(Continued)

tem reference must be used which relates the full-scale voltage to the standard volt. For example, if VCC = VREF = 5.12V, then the full-scale range is divided into 256 standard steps. The smallest standard step is 1 LSB which is then 20 mV. 2.0 RESISTOR LADDER LIMITATIONS The voltages from the resistor ladder are compared to the selected into 8 times in a conversion. These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply. The voltages at the top, center and bottom of the ladder must be controlled to maintain proper operation.

The top of the ladder, Ref(+), should not be more positive than the supply, and the bottom of the ladder, Ref(−), should not be more negative than ground. The center of the ladder voltage must also be near the center of the supply because the analog switch tree changes from N-channel switches to P-channel switches. These limitations are automatically satisfied in ratiometric systems and can be easily met in ground referenced systems.

Figure 10 shows a ground referenced system with a separate supply and reference. In this system, the supply must be trimmed to match the reference voltage. For instance, if a 5.12V is used, the supply should be adjusted to the same voltage within 0.1V.

DS005672-7

FIGURE 9. Ratiometric Conversion System The ADC0808 needs less than a milliamp of supply current so developing the supply from the reference is readily accomplished. In Figure 11 a ground referenced system is shown which generates the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the milliamp of supply current and the desired bus drive, or if a capacitive bus is driven by the outputs a large capacitor will supply the transient supply current as seen in Figure 12. The LM301 is overcompensated to insure stability when loaded by the 10 µF output capacitor. The top and bottom ladder voltages cannot exceed VCC and ground, respectively, but they can be symmetrically less than VCC and greater than ground. The center of the ladder voltage should always be near the center of the supply. The sensitivity of the converter can be increased, (i.e., size of the LSB steps decreased) by using a symmetrical reference system. In Figure 13, a 2.5V reference is symmetrically centered about VCC/2 since the same current flows in identical resistors. This system with a 2.5V reference allows the LSB bit to be half the size of a 5V reference system.

9

www.national.com

ADC0808/ADC0809

Applications Information

(Continued)

DS005672-24

FIGURE 10. Ground Referenced Conversion System Using Trimmed Supply

DS005672-25

FIGURE 11. Ground Referenced Conversion System with Reference Generating VCC Supply

www.national.com

10

ADC0808/ADC0809

Applications Information

(Continued)

DS005672-26

FIGURE 12. Typical Reference and Supply Circuit

DS005672-27

RA = RB
*Ratiometric transducers

FIGURE 13. Symmetrically Centered Reference 3.0 CONVERTER EQUATIONS The transition between adjacent codes N and N+1 is given by: The output code N for an arbitrary input are the integers within the range:

(4) (2) The center of an output code N is given by: Where: VIN = Voltage at comparator input VREF(+) = Voltage at Ref(+) VREF(−) = Voltage at Ref(−) VTUE = Total unadjusted error voltage (typically VREF(+)÷512)

(3)

11

www.national.com

ADC0808/ADC0809

Applications Information
4.0 ANALOG COMPARATOR INPUTS

(Continued)

The dynamic comparator input current is caused by the periodic switching of on-chip stray capacitances. These are connected alternately to the output of the resistor ladder/ switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator. The average value of the comparator input current varies directly with clock frequency and with VIN as shown in Figure 6.

If no filter capacitors are used at the analog inputs and the signal source impedances are low, the comparator input current should not introduce converter errors, as the transient created by the capacitance discharge will die out before the comparator output is strobed. If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current. It will then take on the characteristics of a DC bias current whose effect can be predicted conventionally.

Typical Application

DS005672-10

*Address latches needed for 8085 and SC/MP interfacing the ADC0808 to a microprocessor

TABLE 2. Microprocessor Interface Table PROCESSOR 8080 8085 Z-80 SC/MP 6800 RD RD NRDS VMA • φ2 • R/W READ MEMR WRITE MEMW WR WR NWDS VMA • φ • R/W INTERRUPT (COMMENT) INTR (Thru RST Circuit) INTR (Thru RST Circuit) INT (Thru RST Circuit, Mode 0) SA (Thru Sense A) IRQA or IRQB (Thru PIA)

www.national.com

12

ADC0808/ADC0809

Physical Dimensions

inches (millimeters) unless otherwise noted

Molded Dual-In-Line Package (N) Order Number ADC0808CCN or ADC0809CCN NS Package Number N28B

Molded Chip Carrier (V) Order Number ADC0808CCV or ADC0809CCV NS Package Number V28A
13 www.national.com

ADC0808/ADC0809 8-Bit µP Compatible A/D Converters with 8-Channel Multiplexer

Notes

LIFE SUPPORT POLICY NATIONAL’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT AND GENERAL COUNSEL OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein: 1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
National Semiconductor Corporation Americas Tel: 1-800-272-9959 Fax: 1-800-737-7018 Email: support@nsc.com www.national.com National Semiconductor Europe Fax: +49 (0) 1 80-530 85 86 Email: europe.support@nsc.com Deutsch Tel: +49 (0) 1 80-530 85 85 English Tel: +49 (0) 1 80-532 78 32 Français Tel: +49 (0) 1 80-532 93 58 Italiano Tel: +49 (0) 1 80-534 16 80

2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

National Semiconductor Asia Pacific Customer Response Group Tel: 65-2544466 Fax: 65-2504466 Email: sea.support@nsc.com

National Semiconductor Japan Ltd. Tel: 81-3-5639-7560 Fax: 81-3-5639-7507

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902 Single Supply Quad Operational Amplifiers
The LM324 series are low–cost, quad operational amplifiers with true differential inputs. They have several distinct advantages over standard operational amplifier types in single supply applications. The quad amplifier can operate at supply voltages as low as 3.0 V or as high as 32 V with quiescent currents about one–fifth of those associated with the MC1741 (on a per amplifier basis). The common mode input range includes the negative supply, thereby eliminating the necessity for external biasing components in many applications. The output voltage range also includes the negative power supply voltage. • Short Circuited Protected Outputs • True Differential Input Stage • Single Supply Operation: 3.0 V to 32 V (LM224, LM324, LM324A) • Low Input Bias Currents: 100 nA Maximum (LM324A) • Four Amplifiers Per Package • Internally Compensated • Common Mode Range Extends to Negative Supply • Industry Standard Pinouts • ESD Clamps on the Inputs Increase Ruggedness without Affecting Device Operation
MAXIMUM RATINGS (TA = +25°C, unless otherwise noted.)
LM224 LM324, LM324A 32 ±16 ±32 –0.3 to 32 LM2902, LM2902V 26 ±13 ±26 –0.3 to 26 Vdc VCC VICR tSC TJ Tstg TA –25 to +85 0 to +70 –40 to +105 –40 to +125 Vdc Inputs 2 Out 2 °C °C

http://onsemi.com
PDIP–14 N SUFFIX CASE 646 14 1 SO–14 D SUFFIX CASE 751A

14 1

14

TSSOP–14 DTB SUFFIX CASE 948G 1

Rating Power Supply Voltages Single Supply Split Supplies Input Differential Voltage Range (Note 1) Input Common Mode Voltage Range Output Short Circuit Duration Junction Temperature Storage Temperature Range Operating Ambient Temperature Range LM224 LM324, 324A LM2902 LM2902V, NCV2902 1. Split Power Supplies.

Symbol VCC VCC, VEE VIDR

Unit Vdc

PIN CONNECTIONS
Out 1 Inputs 1
1 2 3 4 5 6 7 ) 2 * ) * * 1 ) * ) 14 13 12 11 10 9 8

Out 4 Inputs 4 VEE, Gnd Inputs 3 Out 3

4

3

Continuous 150 –65 to +150

(Top View)

ORDERING INFORMATION
°C
See detailed ordering and shipping information in the package dimensions section on page 9 of this data sheet.

DEVICE MARKING INFORMATION
See general marking information in the device marking section on page 10 of this data sheet.

© Semiconductor Components Industries, LLC, 2002

1

May, 2002 – Rev. 8

Publication Order Number: LM324/D

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
ELECTRICAL CHARACTERISTICS (VCC = 5.0 V, VEE = Gnd, TA = 25°C, unless otherwise noted.)
LM224 Characteristics Input Offset Voltage VCC = 5.0 V to 30 V (26 V for LM2902, V), VICR = 0 V to VCC –1.7 V, VO = 1.4 V, RS = 0 Ω TA = 25°C TA = Thigh (Note 2) TA = Tlow (Note 2) Average Temperature Coefficient of Input Offset Voltage TA = Thigh to Tlow (Notes 2 and 4) Input Offset Current TA = Thigh to Tlow (Note 2) Average Temperature Coefficient of Input Offset Current TA = Thigh to Tlow (Notes 2 and 4) Input Bias Current TA = Thigh to Tlow (Note 2) Input Common Mode Voltage Range (Note 3) VCC = 30 V (26 V for LM2902, V) TA = +25°C TA = Thigh to Tlow (Note 2) Differential Input Voltage Range Large Signal Open Loop Voltage Gain RL = 2.0 kΩ, VCC = 15 V, for Large VO Swing TA = Thigh to Tlow (Note 2) Channel Separation 10 kHz ≤ f ≤ 20 kHz, Input Referenced Common Mode Rejection, RS ≤ 10 kΩ Power Supply Rejection CS VIDR AVOL 50 100 – 25 100 – 25 100 – 25 100 – 25 100 – ∆VIO/∆T Symbol VIO Min Typ Max Min LM324A Typ Max Min LM324 Typ Max Min LM2902 Typ Max LM2902V/NCV2902 Min Typ Max Unit mV

– – – –

2.0 – – 7.0

5.0 7.0 7.0 –

– – – –

2.0 – – 7.0

3.0 5.0 5.0 30

– – – –

2.0 – – 7.0

7.0 9.0 9.0 –

– – – –

2.0 – – 7.0

7.0 10 10 –

– – – –

2.0 – – 7.0

7.0 13 10 – µV/°C

IIO

– –

3.0 –

30 100

– –

5.0 –

30 75

– –

5.0 –

50 150

– –

5.0 –

50 200

– –

5.0 –

50 200

nA

∆IIO/∆T

10

10

300

10

10

10

pA/°C

IIB

– –

–90 –

–150 –300

– –

–45 –

–100 –200

– –

–90 –

–250 –500

– –

–90 –

–250 –500

– –

–90 –

–250 –500

nA

VICR

V

0 0

– –

28.3 28

0 0

– –

28.3 28

0 0

– –

28.3 28

0 0

– –

24.3 24

0 0

– –

24.3 24

VCC

VCC

VCC

VCC

VCC

V V/mV

25

15

15

15

15

–120

–120

–120

–120

–120

dB

CMR

70

85

65

70

65

70

50

70

50

70

dB

PSR

65

100

65

100

65

100

50

100

50

100

dB

2. LM224: Tlow = –25°C, Thigh = +85°C LM324/LM324A: Tlow = 0°C, Thigh = +70°C LM2902: Tlow = –40°C, Thigh = +105°C LM2902V & NCV2902: Tlow = –40°C, Thigh = +125°C NCV2902 is qualified for automotive use. 3. The input common mode voltage or either input signal voltage should not be allowed to go negative by more than 0.3 V. The upper end of the common mode voltage range is VCC –1.7 V. 4. Guaranteed by design.

http://onsemi.com
2

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
ELECTRICAL CHARACTERISTICS (VCC = 5.0 V, VEE = Gnd, TA = 25°C, unless otherwise noted.)
LM224 Characteristics Output Voltage– High Limit (TA = Thigh to Tlow) (Note 5) VCC = 5.0 V, RL = 2.0 kΩ, TA = 25°C VCC = 30 V (26 V for LM2902, V), RL = 2.0 kΩ VCC = 30 V (26 V for LM2902, V), RL = 10 kΩ Output Voltage – Low Limit, VCC = 5.0 V, RL = 10 kΩ, TA = Thigh to Tlow (Note 5) Output Source Current (VID = +1.0 V, VCC = 15 V) TA = 25°C TA = Thigh to Tlow (Note 5) Output Sink Current (VID = –1.0 V, VCC = 15 V) TA = 25°C TA = Thigh to Tlow (Note 5) (VID = –1.0 V, VO = 200 mV, TA = 25°C) Output Short Circuit to Ground (Note 6) Power Supply Current (TA = Thigh to Tlow) (Note 5) VCC = 30 V (26 V for LM2902, V), VO = 0 V, RL = ∞ VCC = 5.0 V, VO = 0 V, RL = ∞ ISC IO – 10 20 – 10 20 – 10 20 – 10 20 – 10 20 – VOL Symbol VOH Min Typ Max Min LM324A Typ Max Min LM324 Typ Max Min LM2902 Typ Max LM2902V/NCV2902 Min Typ Max Unit V

3.3 26

3.5 –

– –

3.3 26

3.5 –

– –

3.3 26

3.5 –

– –

3.3 22

3.5 –

– –

3.3 22

3.5 –

– –

27

28

27

28

27

28

23

24

23

24

5.0

20

5.0

20

5.0

20

5.0

100

5.0

100

mV

IO +

mA

20 10

40 20

– –

20 10

40 20

– –

20 10

40 20

– –

20 10

40 20

– –

20 10

40 20

– –

mA

5.0 12

8.0 50

– –

5.0 12

8.0 50

– –

5.0 12

8.0 50

– –

5.0 –

8.0 –

– –

5.0 –

8.0 –

– – µA

40

60

40

60

40

60

40

60

40

60

mA

ICC

mA

3.0

1.4

3.0

3.0

3.0

3.0

1.2

0.7

1.2

1.2

1.2

1.2

5. LM224: Tlow = –25°C, Thigh = +85°C LM324/LM324A: Tlow = 0°C, Thigh = +70°C LM2902: Tlow = –40°C, Thigh = +105°C LM2902V & NCV2902: Tlow = –40°C, Thigh = +125°C NCV2902 is qualified for automotive use. 6. The input common mode voltage or either input signal voltage should not be allowed to go negative by more than 0.3 V. The upper end of the common mode voltage range is VCC –1.7 V.

http://onsemi.com
3

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
Bias Circuitry Common to Four Amplifiers VCC Q14 Q13 Q19 5.0 pF 40 k Q12 25 + Q18 Inputs Q2 Q3 Q4 Q17 Q21 Q5 Q6 Q26 Q7 Q8 Q10 Q1 2.0 k VEE/Gnd Q9 Q20 Q11 Q25 2.4 k Q23 Q24 Q22

Output Q15 Q16

Figure 1. Representative Circuit Diagram (One–Fourth of Circuit Shown)

http://onsemi.com
4

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
CIRCUIT DESCRIPTION The LM324 series is made using four internally compensated, two–stage operational amplifiers. The first stage of each consists of differential input devices Q20 and Q18 with input buffer transistors Q21 and Q17 and the differential to single ended converter Q3 and Q4. The first stage performs not only the first stage gain function but also performs the level shifting and transconductance reduction functions. By reducing the transconductance, a smaller compensation capacitor (only 5.0 pF) can be employed, thus saving chip area. The transconductance reduction is accomplished by splitting the collectors of Q20 and Q18. Another feature of this input stage is that the input common mode range can include the negative supply or ground, in single supply operation, without saturating either the input devices or the differential to single–ended converter. The second stage consists of a standard current source load amplifier stage.
VCC = 15 Vdc RL = 2.0 kΩ TA = 25°C 1.0 V/DIV

5.0 µs/DIV

Figure 2. Large Signal Voltage Follower Response

Each amplifier is biased from an internal–voltage regulator which has a low temperature coefficient thus giving each amplifier good temperature characteristics as well as excellent power supply rejection.

3.0 V to VCC(max) 1 2 3 4

VCC

VCC 1 2 3 4 VEE 1.5 V to VEE(max) 1.5 V to VCC(max)

VEE/Gnd

Single Supply Figure 3.

Split Supplies

http://onsemi.com
5

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
20 A VOL LARGE-SIGNAL , OPEN LOOP VOLTAGE GAIN (dB) 18 ± V , INPUT VOLTAGE (V) I 16 14 12 10 8.0 6.0 4.0 2.0 0 Negative Positive 120 100 80 60 40 20 0 -20 1.0 10 100 1.0 k 10 k 100 k 1.0 M VCC = 15 V VEE = Gnd TA = 25°C

0

2.0

4.0

6.0

8.0

10

12

14

16

18

20

± VCC/VEE, POWER SUPPLY VOLTAGES (V)

f, FREQUENCY (Hz)

Figure 4. Input Voltage Range

Figure 5. Open Loop Frequency

14 VOR , OUTPUT VOLTAGE RANGE (Vpp ) VO , OUTPUT VOLTAGE (mV) 12 10 8.0 6.0 4.0 2.0 0 1.0 10 100 1000 RL = 2.0 kΩ VCC = 15 V VEE = Gnd Gain = -100 RI = 1.0 kΩ RF = 100 kΩ

550 500 450 400 350 300 250 200 0 0 1.0 2.0 3.0 4.0 t, TIME (µs) VCC = 30 V VEE = Gnd TA = 25°C CL = 50 pF 5.0 6.0 7.0 8.0 Input Output

f, FREQUENCY (kHz)

Figure 6. Large–Signal Frequency Response

Figure 7. Small–Signal Voltage Follower Pulse Response (Noninverting)

2.4 I CC , POWER SUPPLY CURRENT (mA) I IB , INPUT BIAS CURRENT (nA) 2.1 1.8 1.5 1.2 0.9 0.6 0.3 0 0 5.0 10 15 20 25 VCC, POWER SUPPLY VOLTAGE (V) 30 35 TA = 25°C RL = R 90

80

70

0

2.0

4.0

6.0 8.0 10 12 14 16 VCC, POWER SUPPLY VOLTAGE (V)

18

20

Figure 8. Power Supply Current versus Power Supply Voltage

Figure 9. Input Bias Current versus Power Supply Voltage

http://onsemi.com
6

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
50 k R1 VCC R2 VCC Vref
1/4

5.0 k 10 k VCC
1/4

MC1403

2.5 V

LM324 +

VO Vref = R1 R2 1 V 2 CC R

LM324 +

VO 1 fo = 2 π RC C For: fo = 1.0 kHz R = 16 kΩ C = 0.01 µF

VO = 2.5 V

1+

C

R

Figure 10. Voltage Reference

Figure 11. Wien Bridge Oscillator

e1

+

LM324 R1 a R1 b R1 Vref
1/4

1/4

1 CR

R2 R R1 VOH + VO
1/4

Hysteresis

LM324 + 1 CR R

eo

Vin

LM324 -

VO

VOL

VinL Vref

VinH

e2

LM324 +

1/4

R1 (VOL - Vref) + Vref VinL = R1 + R2 VinH = H= R1 (VOH - Vref) + Vref R1 + R2 R1 (VOH - VOL) R1 + R2

eo = C (1 + a + b) (e2 - e1)

Figure 12. High Impedance Differential Amplifier

Figure 13. Comparator with Hysteresis

R R Vin C1 R2 C R C 1/4

100 k

1 fo = 2 π RC R1 = QR R1 R2 = TBP R3 = TN R2 C1 = 10C For: For: For: For: fo = 1.0 kHz Q = 10 TBP = 1 TN = 1 R C R1 R2 R3 = 160 kΩ = 0.001 µF = 1.6 MΩ = 1.6 MΩ = 1.6 MΩ Vref = 1 V 2 CC

LM324 +

1/4

100 k

LM324 + Vref Bandpass Output R3
1/4

-

LM324 + Vref C1

1/4

Vref R2 R1

LM324 + Vref

Notch Output

Where: TBP = Center Frequency Gain Where: TN = Passband Notch Gain

Figure 14. Bi–Quad Filter

http://onsemi.com
7

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
Vref = Vref 1 V 2 CC +
1/4

Triangle Wave Output LM324 C Rf f = R1 + RC 4 CRf R1 if R3 = R2 R1 R2 + R1 R3 75 k Vref R1 100 k

R2 300 k + VCC
1/4

LM324 -

Square Wave Output

Vin

R1

C

C

R3 LM324 + Vref 1 Vref = 2 VCC
1/4

CO VO CO = 10 C

R2

Figure 15. Function Generator

Figure 16. Multiple Feedback Bandpass Filter

Given:

fo = center frequency A(fo) = gain at center frequency

Choose value fo, C Then: R3 = R1 = R2 = Q π fo C R3 2 A(fo) R1 R3 4Q2 R1 - R3 Qo fo BW < 0.1

For less than 10% error from operational amplifier, where fo and BW are expressed in Hz.

If source impedance varies, filter may be preceded with voltage follower buffer to stabilize filter parameters.

http://onsemi.com
8

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
ORDERING INFORMATION
Device LM224D LM224DR2 LM224DTB LM224DTBR2 LM224N LM324D LM324DR2 LM324DTB LM324DTBR2 LM324N LM324AD LM324ADR2 LM324ADTB LM324ADTBR2 LM324AN LM2902D LM2902DR2 LM2902DTB LM2902DTBR2 LM2902N LM2902VD LM2902VDR2 LM2902VDTB LM2902VDTBR2 LM2902VN NCV2902DR2 Package SO–14 SO–14 TSSOP–14 TSSOP–14 PDIP–14 SO–14 SO–14 TSSOP–14 TSSOP–14 PDIP–14 SO–14 SO–14 TSSOP–14 TSSOP–14 PDIP–14 SO–14 SO–14 TSSOP–14 TSSOP–14 PDIP–14 SO–14 SO–14 TSSOP–14 TSSOP–14 PDIP–14 SO–14 –40° to +125°C 40° –40° to +105°C 0 o 05 C 0° to +70°C –25° to +85°C 5 o 85 C Operating Temperature Range Shipping 55 Units/Rail 2500 Tape & Reel 96 Units/Rail 2500 Tape & Reel 25 Units/Rail 55 Units/Rail 2500 Tape & Reel 96 Units/Rail 2500 Tape & Reel 25 Units/Rail 55 Units/Rail 2500 Tape & Reel 96 Units/Rail 2500 Tape & Reel 25 Units/Rail 55 Units/Rail 2500 Tape & Reel 96 Units/Rail 2500 Tape & Reel 25 Units/Rail 55 Units/Rail 2500 Tape & Reel 96 Units/Rail 2500 Tape & Reel 25 Units/Rail 2500 Tape & Reel

http://onsemi.com
9

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
MARKING DIAGRAMS

PDIP–14 N SUFFIX CASE 646 14 LM324AN AWLYYWW 1 1 14 LMx24N AWLYYWW 1 14 LM2902N AWLYYWW 1 14 LM2902VN AWLYYWW

SO–14 D SUFFIX CASE 751A 14 LM324AD AWLYWW 1 1 14 LMx24D AWLYWW 1 14 LM2902D AWLYWW 1 14 LM2902VD AWLYWW

*

TSSOP–14 DTB SUFFIX CASE 948G 14 x24 AWYW 1 1 14 324A AWYW 1 14 2902 AWYW 1 14 2902 V AWYW

x = 2 or 3 A = Assembly Location WL = Wafer Lot YY, Y = Year WW, W = Work Week *This marking diagram also applies to NCV2902.

http://onsemi.com
10

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
PACKAGE DIMENSIONS
PDIP–14 N SUFFIX CASE 646–06 ISSUE M
NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: INCH. 3. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL. 4. DIMENSION B DOES NOT INCLUDE MOLD FLASH. 5. ROUNDED CORNERS OPTIONAL. INCHES MIN MAX 0.715 0.770 0.240 0.260 0.145 0.185 0.015 0.021 0.040 0.070 0.100 BSC 0.052 0.095 0.008 0.015 0.115 0.135 0.290 0.310 --10_ 0.015 0.039 MILLIMETERS MIN MAX 18.16 18.80 6.10 6.60 3.69 4.69 0.38 0.53 1.02 1.78 2.54 BSC 1.32 2.41 0.20 0.38 2.92 3.43 7.37 7.87 --10_ 0.38 1.01

14

8

B
1 7

A F N –T–
SEATING PLANE

L C

K H G D 14 PL 0.13 (0.005)
M

J M

DIM A B C D F G H J K L M N

SO–14 D SUFFIX CASE 751A–03 ISSUE F
–A–
14 8 NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSIONS A AND B DO NOT INCLUDE MOLD PROTRUSION. 4. MAXIMUM MOLD PROTRUSION 0.15 (0.006) PER SIDE. 5. DIMENSION D DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.127 (0.005) TOTAL IN EXCESS OF THE D DIMENSION AT MAXIMUM MATERIAL CONDITION.

–B–
1 7

P 7 PL 0.25 (0.010)
M

B

M

G C

R X 45 _

F

–T–
SEATING PLANE

D 14 PL 0.25 (0.010)

K
M

M
S

J

T B

A

S

DIM A B C D F G J K M P R

MILLIMETERS MIN MAX 8.55 8.75 3.80 4.00 1.35 1.75 0.35 0.49 0.40 1.25 1.27 BSC 0.19 0.25 0.10 0.25 0_ 7_ 5.80 6.20 0.25 0.50

INCHES MIN MAX 0.337 0.344 0.150 0.157 0.054 0.068 0.014 0.019 0.016 0.049 0.050 BSC 0.008 0.009 0.004 0.009 0_ 7_ 0.228 0.244 0.010 0.019

http://onsemi.com
11

LM324, LM324A, LM224, LM2902, LM2902V, NCV2902
PACKAGE DIMENSIONS
TSSOP–14 DTB SUFFIX CASE 948G–01 ISSUE O
14X K REF NOTES: 1. DIMENSIONING AND TOLERANCING PER ANSI Y14.5M, 1982. 2. CONTROLLING DIMENSION: MILLIMETER. 3. DIMENSION A DOES NOT INCLUDE MOLD FLASH, PROTRUSIONS OR GATE BURRS. MOLD FLASH OR GATE BURRS SHALL NOT EXCEED 0.15 (0.006) PER SIDE. 4. DIMENSION B DOES NOT INCLUDE INTERLEAD FLASH OR PROTRUSION. INTERLEAD FLASH OR PROTRUSION SHALL NOT EXCEED 0.25 (0.010) PER SIDE. 5. DIMENSION K DOES NOT INCLUDE DAMBAR PROTRUSION. ALLOWABLE DAMBAR PROTRUSION SHALL BE 0.08 (0.003) TOTAL IN EXCESS OF THE K DIMENSION AT MAXIMUM MATERIAL CONDITION. 6. TERMINAL NUMBERS ARE SHOWN FOR REFERENCE ONLY. 7. DIMENSION A AND B ARE TO BE DETERMINED AT DATUM PLANE -W-. DIM A B C D F G H J J1 K K1 L M MILLIMETERS MIN MAX 4.90 5.10 4.30 4.50 --1.20 0.05 0.15 0.50 0.75 0.65 BSC 0.50 0.60 0.09 0.20 0.09 0.16 0.19 0.30 0.19 0.25 6.40 BSC 0_ 8_ INCHES MIN MAX 0.193 0.200 0.169 0.177 --0.047 0.002 0.006 0.020 0.030 0.026 BSC 0.020 0.024 0.004 0.008 0.004 0.006 0.007 0.012 0.007 0.010 0.252 BSC 0_ 8_

0.10 (0.004) 0.15 (0.006) T U
S

M

T U

S

V

S

N
2X

L/2

14

8

0.25 (0.010) M

L
PIN 1 IDENT. 1 7

B –U–

N F DETAIL E K K1 J J1

0.15 (0.006) T U

S

A –V–

C 0.10 (0.004) –T– SEATING
PLANE

D

G

H

DETAIL E

ON Semiconductor and are registered trademarks of Semiconductor Components Industries, LLC (SCILLC). SCILLC reserves the right to make changes without further notice to any products herein. SCILLC makes no warranty, representation or guarantee regarding the suitability of its products for any particular purpose, nor does SCILLC assume any liability arising out of the application or use of any product or circuit, and specifically disclaims any and all liability, including without limitation special, consequential or incidental damages. “Typical” parameters which may be provided in SCILLC data sheets and/or specifications can and do vary in different applications and actual performance may vary over time. All operating parameters, including “Typicals” must be validated for each customer application by customer’s technical experts. SCILLC does not convey any license under its patent rights nor the rights of others. SCILLC products are not designed, intended, or authorized for use as components in systems intended for surgical implant into the body, or other applications intended to support or sustain life, or for any other application in which the failure of the SCILLC product could create a situation where personal injury or death may occur. Should Buyer purchase or use SCILLC products for any such unintended or unauthorized application, Buyer shall indemnify and hold SCILLC and its officers, employees, subsidiaries, affiliates, and distributors harmless against all claims, costs, damages, and expenses, and reasonable attorney fees arising out of, directly or indirectly, any claim of personal injury or death associated with such unintended or unauthorized use, even if such claim alleges that SCILLC was negligent regarding the design or manufacture of the part. SCILLC is an Equal Opportunity/Affirmative Action Employer.

PUBLICATION ORDERING INFORMATION
Literature Fulfillment: Literature Distribution Center for ON Semiconductor P.O. Box 5163, Denver, Colorado 80217 USA Phone: 303–675–2175 or 800–344–3860 Toll Free USA/Canada Fax: 303–675–2176 or 800–344–3867 Toll Free USA/Canada Email: ONlit@hibbertco.com N. American Technical Support: 800–282–9855 Toll Free USA/Canada JAPAN: ON Semiconductor, Japan Customer Focus Center 4–32–1 Nishi–Gotanda, Shinagawa–ku, Tokyo, Japan 141–0031 Phone: 81–3–5740–2700 Email: r14525@onsemi.com ON Semiconductor Website: http://onsemi.com For additional information, please contact your local Sales Representative.

http://onsemi.com
12

ÇÇÇ ÉÉ ÇÇÇ ÉÉ

SECTION N–N –W–

LM324/D

IRFP250
Data Sheet January 2002

33A, 200V, 0.085 Ohm, N-Channel Power MOSFET
This N-Channel enhancement mode silicon gate power field effect transistor is an advanced power MOSFET designed, tested, and guaranteed to withstand a specified level of energy in the breakdown avalanche mode of operation. All of these power MOSFETs are designed for applications such as switching regulators, switching convertors, motor drivers, relay drivers, and drivers for high power bipolar switching transistors requiring high speed and low gate drive power. These types can be operated directly from integrated circuits. Formerly developmental type TA9295.

Features
• 33A, 200V • rDS(ON) = 0.085Ω • Single Pulse Avalanche Energy Rated • SOA is Power Dissipation Limited • Nanosecond Switching Speeds • Linear Transfer Characteristics • High Input Impedance • Related Literature - TB334 “Guidelines for Soldering Surface Mount Components to PC Boards”

Ordering Information
PART NUMBER IRFP250 PACKAGE TO-247 BRAND IRFP250

Symbol
D

NOTE: When ordering, use the entire part number.

G

S

Packaging
JEDEC STYLE TO-247
SOURCE DRAIN GATE

DRAIN (TAB)

©2002 Fairchild Semiconductor Corporation

IRFP250 Rev. B

IRFP250
Absolute Maximum Ratings
TC = 25oC, Unless Otherwise Specified IRFP250 200 200 33 21 130 ±20 180 1.44 810 -55 to 150 300 260 UNITS V V A A A V W W/oC mJ oC
oC oC

Drain to Source Voltage (Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VDS Drain to Gate Voltage (RGS = 20kΩ) (Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VDGR Continuous Drain Current . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ID TC = 100oC . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . ID Pulsed Drain Current (Note 3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . IDM Gate to Source Voltage . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . VGS Maximum Power Dissipation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . PD Linear Derating Factor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Single Pulse Avalanche Energy Rating (Note 4) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . EAS Operating and Storage Temperature . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . TJ, TSTG Maximum Temperature for Soldering Leads at 0.063in (1.6mm) from Case for 10s. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . TL Package Body for 10s, See Techbrief 334 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . Tpkg

CAUTION: Stresses above those listed in “Absolute Maximum Ratings” may cause permanent damage to the device. This is a stress only rating and operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied.

NOTE: 1. TJ = 25oC to 125oC.

Electrical Specifications
PARAMETER

TC = 25oC, Unless Otherwise Specified SYMBOL BVDSS VGS(TH) IDSS ID(ON) IGSS rDS(ON) gfs td(ON) tr td(OFF) tf Qg(TOT) Qgs Qgd CISS COSS CRSS LD Measured from the Contact Screw on Header Closer to Source and Gate Pins to Center of Die Measured from the Source Lead, 6.0mm (0.25in) from Header to Source Bonding Pad Modified MOSFET Symbol Showing the Internal Device Inductances
D LD G LS S

TEST CONDITIONS ID = 250µA, VGS = 0V (Figure 10) VGS = VDS, ID = 250µA VDS = Rated BVDSS, VGS = 0V VDS = 0.8 x Rated BVDSS, VGS = 0V, TC = 125oC VDS > ID(ON) x rDS(ON)MAX, VGS = 10V VGS = ±20V ID = 17A, VGS = 10V (Figures 8, 9) VDS ≥ 50V, ID = 17A (Figure 12) VDD = 100V, ID = 30A, RGS = 6.2Ω, VGS = 10V, RL = 3.2Ω MOSFET Switching Times are Essentially Independent of Operating Temperature VGS = 10V, ID = 30A, VDS = 0.8 x Rated BVDSS, IG(REF) = 1.5mA (Figure 14) Gate Charge is Essentially Independent of Operating Temperature VDS = 25V, VGS = 0V, f = 1MHz (Figure 11)

MIN 200 2.0 33 13 -

TYP 0.07 19 18 125 70 80 79 12 42 2000 800 300 5.0

MAX 4.0 25 250 ±100 0.085 30 180 100 120 120 -

UNITS V V µA µA A nA Ω S ns ns ns ns nC nC nC pF pF pF nH

Drain to Source Breakdown Voltage Gate Threshold Voltage Zero Gate Voltage Drain Current

On-State Drain Current (Note 2) Gate to Source Leakage Current Drain to Source On Resistance (Note 2) Forward Transconductance (Note 2) Turn-On Delay Time Rise Time Turn-Off Delay Time Fall Time Total Gate Charge (Gate to Source + Gate to Drain) Gate to Source Charge Gate to Drain “Miller” Charge Input Capacitance Output Capacitance Reverse Transfer Capacitance Internal Drain Inductance

Internal Source Inductance

LS

-

12.5

-

nH

Thermal Resistance, Junction to Case Thermal Resistance, Junction to Ambient

RθJC RθJA Free Air Operation

-

-

0.70 30

oC/W oC/W

©2002 Fairchild Semiconductor Corporation

IRFP250 Rev. B

IRFP250
Source to Drain Diode Specifications
PARAMETER Continuous Source to Drain Current Pulse Source to Drain Current (Note 3) SYMBOL ISD ISDM TEST CONDITIONS Modified MOSFET Symbol Showing the Integral Reverse P-N Junction Rectifier
G D

MIN -

TYP -

MAX 33 130

UNITS A A

S

Source to Drain Diode Voltage (Note 2) Reverse Recovery Time Reverse Recovery Charge NOTES:

VSD trr QRR

TJ = 25oC, ISD = 33A, VGS = 0V (Figure 13) TJ = 25oC, ISD = 30A, dISD/dt = 100A/µs TJ = 25oC, ISD = 30A, dISD/dt = 100A/µs

140 1.8

-

2.0 630 8.1

V ns µC

2. Pulse test: pulse width ≤ 300µs, duty cycle ≤≤ 2%. 3. Repetitive rating: pulse width limited by maximum junction temperature. See Transient Thermal Impedance curve (Figure 3). 4. VDD = 50V, starting TJ = 25oC, L = 1.1mH, RG = 50Ω, peak IAS = 33A.

Typical Performance Curves
1.2 POWER DISSIPATION MULTIPLIER 1.0

Unless Otherwise Specified

40

0.8 0.6 0.4 0.2 0

ID, DRAIN CURRENT (A) 0 50 100 150

32

24

16

8

0 25

50

75

100

125

150

TC, CASE TEMPERATURE (oC)

TC , CASE TEMPERATURE (oC)

FIGURE 1. NORMALIZED POWER DISSIPATION vs CASE TEMPERATURE

FIGURE 2. MAXIMUM CONTINUOUS DRAIN CURRENT vs CASE TEMPERATURE

1 0.5 0.2 0.1 0.1 0.05 0.02 0.01 PDM

ZθJC , THERMAL IMPEDANCE

10-2

SINGLE PULSE

10-3 10-5

t1 t2 NOTES: DUTY FACTOR: D = t1/t2 PEAK TJ = PDM x ZθJC + TC 10-4 0.1 10-3 10-2 t1, RECTANGULAR PULSE DURATION (s) 1 10

FIGURE 3. MAXIMUM TRANSIENT THERMAL IMPEDANCE

©2002 Fairchild Semiconductor Corporation

IRFP250 Rev. B

IRFP250 Typical Performance Curves
103 OPERATION IN THIS AREA IS LIMITED BY rDS(ON) ID, DRAIN CURRENT (A) 102

Unless Otherwise Specified

(Continued)

50 VGS = 10V VGS = 7V ID, DRAIN CURRENT (A) 10µs 40

PULSE DURATION = 80µs DUTY CYCLE = 0.5% MAX

100µs 10 1ms 10ms 1 TJ = MAX RATED TC = 25oC SINGLE PULSE 1 10 102 VDS , DRAIN TO SOURCE VOLTAGE (V) 103 DC

30

VGS = 6V

20

10

VGS = 5V VGS = 4V

0.1

0

0

20

40

60

80

100

VDS , DRAIN TO SOURCE VOLTAGE (V)

FIGURE 4. FORWARD BIAS SAFE OPERATING AREA

FIGURE 5. OUTPUT CHARACTERISTICS

50 PULSE DURATION = 80µs DUTY CYCLE = 0.5% MAX ID, DRAIN CURRENT (A) 40 VGS = 10V VGS = 8V VGS = 7V 30 VGS = 6V ID, DRAIN CURRENT (A)

102

PULSE DURATION = 80µs DUTY CYCLE = 0.5% MAX VDS ≥ 50V

10

20

TJ = 150oC 1

TJ = 25oC

10

VGS = 5V VGS = 4V 0 1 2 3 4 5

0 VDS , DRAIN TO SOURCE VOLTAGE (V)

0.1

0

2 4 6 8 VGS , GATE TO SOURCEVOLTAGE (V)

10

FIGURE 6. SATURATION CHARACTERISTICS

FIGURE 7. TRANSFER CHARACTERISTICS

0.5 rDS(ON), ON-STATE RESISTANCE (Ω) NORMALIZED DRAIN TO SOURCE ON RESISTANCE PULSE DURATION = 80µs DUTY CYCLE = 0.5% MAX 0.4

3.0

2.4

PULSE DURATION = 80µs DUTY CYCLE = 0.5% MAX ID = 17A, VGS = 10V

0.3

1.8

0.2

VGS = 10V

1.2

0.1

VGS = 20V

0.6

0

0 0 25 50 75 ID, DRAIN CURRENT (A) 100 125 -40 0 40 80 120 160 TJ , JUNCTION TEMPERATURE (oC)

NOTE: Heating effect of 2µs pulse is minimal. FIGURE 8. DRAIN TO SOURCE ON RESISTANCE vs GATE VOLTAGE AND DRAIN CURRENT

FIGURE 9. NORMALIZED DRAIN TO SOURCE ON RESISTANCE vs JUNCTION TEMPERATURE

©2002 Fairchild Semiconductor Corporation

IRFP250 Rev. B

IRFP250 Typical Performance Curves
1.25 NORMALIZED DRAIN TO SOURCE BREAKDOWN VOLTAGE ID = 250µA

Unless Otherwise Specified

(Continued)

7500 VGS = 0V, f = 1MHz CISS = CGS + CGD 6000 CRSS = CGD COSS ≈ CDS + CGD 4500

1.05

C, CAPACITANCE (pF)

1.15

CISS

0.95

3000 COSS 1500 CRSS

0.85

0.75 -40 0 40 80 120 160 TJ , JUNCTION TEMPERATURE (oC)

0

1

2 5 10 2 5 VDS , DRAIN TO SOURCE VOLTAGE (V)

102

FIGURE 10. NORMALIZED DRAIN TO SOURCE BREAKDOWN VOLTAGE vs JUNCTION TEMPERATURE

FIGURE 11. CAPACITANCE vs DRAIN TO SOURCE VOLTAGE

25 gfs, TRANSCONDUCTANCE (S) TJ = 25oC ISD, SOURCE TO DRAIN CURRENT (A) PULSE DURATION = 80µs DUTY CYCLE = 0.5% MAX VDS ≥≥ 50V

103

PULSE DURATION = 80µs DUTY CYCLE = 0.5% MAX

20

102

15

TJ = 150oC

10

10

TJ = 150oC

TJ = 25oC

5

0

1 0 10 20 30 ID, DRAIN CURRENT (A) 40 50

0

0.5 1.0 1.5 VSD, SOURCE TO DRAIN VOLTAGE (V)

2.0

FIGURE 12. TRANSCONDUCTANCE vs DRAIN CURRENT

FIGURE 13. SOURCE TO DRAIN DIODE VOLTAGE

20

ID = 30A VDS = 160V VDS = 100V VDS = 40V

VGS, GATE TO SOURCE (V)

16

12

8

4

0

0

25

50

75

100

125

Qg , GATE CHARGE (nC)

FIGURE 14. GATE TO SOURCE VOLTAGE vs GATE CHARGE

©2002 Fairchild Semiconductor Corporation

IRFP250 Rev. B

IRFP250 Test Circuits and Waveforms
VDS tP IAS VARY tP TO OBTAIN REQUIRED PEAK IAS VGS DUT tP RG
+

BVDSS L VDS VDD

-

VDD

0V

IAS 0.01Ω

0 tAV

FIGURE 15. UNCLAMPED ENERGY TEST CIRCUIT

FIGURE 16. UNCLAMPED ENERGY WAVEFORMS

tON td(ON) tr VDS RL 90%

tOFF td(OFF) tf 90%

+

RG DUT

-

VDD

0

10% 90%

10%

VGS 0 10%

50% PULSE WIDTH

50%

VGS

FIGURE 17. SWITCHING TIME TEST CIRCUIT

FIGURE 18. RESISTIVE SWITCHING WAVEFORMS

CURRENT REGULATOR

VDS (ISOLATED SUPPLY)

VDD Qg(TOT) VGS

12V BATTERY

0.2µF

50kΩ 0.3µF

SAME TYPE AS DUT Qgs

Qgd

D G DUT 0

VDS

IG(REF) 0 IG CURRENT SAMPLING RESISTOR

S VDS ID CURRENT SAMPLING RESISTOR

IG(REF) 0

FIGURE 19. GATE CHARGE TEST CIRCUIT

FIGURE 20. GATE CHARGE WAVEFORMS

©2002 Fairchild Semiconductor Corporation

IRFP250 Rev. B

TRADEMARKS
The following are registered and unregistered trademarks Fairchild Semiconductor owns or is authorized to use and is not intended to be an exhaustive list of all such trademarks.

ACEx™ Bottomless™ CoolFET™ CROSSVOLT™ DenseTrench™ DOME™ EcoSPARK™ E2CMOSTM EnSignaTM FACT™ FACT Quiet Series™
DISCLAIMER

FAST ® FASTr™ FRFET™ GlobalOptoisolator™ GTO™ HiSeC™ ISOPLANAR™ LittleFET™ MicroFET™ MicroPak™ MICROWIRE™

OPTOLOGIC™ OPTOPLANAR™ PACMAN™ POP™ Power247™ PowerTrench ® QFET™ QS™ QT Optoelectronics™ Quiet Series™ SILENT SWITCHER ®

SMART START™ STAR*POWER™ Stealth™ SuperSOT™-3 SuperSOT™-6 SuperSOT™-8 SyncFET™ TinyLogic™ TruTranslation™ UHC™ UltraFET ®

VCX™

STAR*POWER is used under license

FAIRCHILD SEMICONDUCTOR RESERVES THE RIGHT TO MAKE CHANGES WITHOUT FURTHER NOTICE TO ANY PRODUCTS HEREIN TO IMPROVE RELIABILITY, FUNCTION OR DESIGN. FAIRCHILD DOES NOT ASSUME ANY LIABILITY ARISING OUT OF THE APPLICATION OR USE OF ANY PRODUCT OR CIRCUIT DESCRIBED HEREIN; NEITHER DOES IT CONVEY ANY LICENSE UNDER ITS PATENT RIGHTS, NOR THE RIGHTS OF OTHERS.
LIFE SUPPORT POLICY FAIRCHILD’S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF FAIRCHILD SEMICONDUCTOR CORPORATION. As used herein: 1. Life support devices or systems are devices or 2. A critical component is any component of a life systems which, (a) are intended for surgical implant into support device or system whose failure to perform can the body, or (b) support or sustain life, or (c) whose be reasonably expected to cause the failure of the life failure to perform when properly used in accordance support device or system, or to affect its safety or with instructions for use provided in the labeling, can be effectiveness. reasonably expected to result in significant injury to the user. PRODUCT STATUS DEFINITIONS Definition of Terms Datasheet Identification Advance Information Product Status Formative or In Design Definition This datasheet contains the design specifications for product development. Specifications may change in any manner without notice. This datasheet contains preliminary data, and supplementary data will be published at a later date. Fairchild Semiconductor reserves the right to make changes at any time without notice in order to improve design. This datasheet contains final specifications. Fairchild Semiconductor reserves the right to make changes at any time without notice in order to improve design.

Preliminary

First Production

No Identification Needed

Full Production

Obsolete

Not In Production

This datasheet contains specifications on a product that has been discontinued by Fairchild semiconductor. The datasheet is printed for reference information only.

Rev. H4

This datasheet has been download from: www.datasheetcatalog.com Datasheets for electronics components.

You're Reading a Free Preview

Mengunduh
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->