Anda di halaman 1dari 17

18/12/2014

FaseLockedLoopDesainFundamental

Page1

FreescaleSemiconductor

DokumenNomor:AN535
Wahyu1.0,02/2006

CatatanAplikasi

FaseLockedLoopDesainFundamental

oleh:GarthNash
AplikasiRekayasa

Abstrak

Isi

Konsepdesaindasaruntukfaseterkunciloop
diimplementasikandengansirkuitterpadudiuraikan.Itu
persamaanyangdiperlukanuntukmengevaluasilingkarandasar
Kinerjadiberikandalamhubungannyadengandesainsingkat
contoh.
CATATAN
Dokumeniniberisi
referencestobagianusang
angkadanditawarkanuntuk
informasiteknis
saja.
1

1Pendahuluan.........................1
2ParameterDefinition..................2
3JenisOrder.........................3
4KesalahanKonstanta......................4
5Stabilitas.............................6
6Bandwidth..........................10
7FaseLockedLoopContohDesain...11
8Hasilpercobaan.................18
9Ringkasan...........................19
10Bibliografi........................21

Pengantar

Tujuandariaplikasicatataniniadalahuntukmemberikan
perancangsistemelektronikdenganalatyangdiperlukanuntuk
desaindanmengevaluasiFaseLockedLoops(PLL)
dikonfigurasidengansirkuitterpadu.Mayoritassemua
MasalahdesainPLLdapatdidekatidenganmenggunakan
LaplaceTransformteknik.Olehkarenaitu,ulasansingkat
Laplacetermasukuntukmembangunreferensiumum

FreescaleSemiconductor,Inc.,1994,2006.Allrightsreserved.

Halaman2
ParameterDefinisi
denganpembaca.Karenalingkupartikelinibersifatpraktissemuaderivasiteoritelah
dihilangkan,berharapuntukmenyederhanakandanmemperjelasisi.Sebuahbibliografitermasukbagimerekayangingin
mengejaraspekteoritis.

https://translate.googleusercontent.com/translate_f

1/17

18/12/2014

FaseLockedLoopDesainFundamental

2
ParameterDefinisi
LaplaceTransformizinrepresentasidarifresponwaktu(t)darisuatusistemdikompleks
domainF(s).Tanggapaniniadaduadialam,yangterdirikeduasolusikeadaantransiendanmantap.
Dengandemikian,semuakondisioperasidipertimbangkandandievaluasi.TransformasiLaplacehanyaberlakuuntuk
positifrealtimeparameterlineardengandemikian,penggunaannyaharusdibenarkanuntukPLLyangmeliputilinear
danfungsinonlinier.PembenaraninidisajikandalamBabTigaTeknikPhaseLockby
Gardner 1.
ParameterdalamGambar1didefinisikandanakandigunakandiseluruhteks.

Gambar1.MasukanSistem
2.

Menggunakanteoriservo,hubunganberikutdapatdiperoleh

1
e s()=
= saya
s()
1Gs()Hs()
+

Eqn.1

Gs()
= saya
s()
o s()=
1Gs()Hs()
+

Eqn.2

ParameteriniberhubungandenganfungsidariPLLsepertiyangditunjukkanpadaGambar2.

Gambar2.PhaseLockedLoop
FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
2

FreescaleSemiconductor

Halaman3
JenisOrder
Detektorfasamenghasilkantegangansebandingdenganperbedaanfasaantarasinyal
dan o/N.
saya
TeganganinipadapenyaringandigunakansebagaisinyalkontroluntukVCO/VCM(VCMVoltageControlled
Multivibrator).
KarenaVCO/VCMmenghasilkanfrekuensisebandingdenganteganganinput,sinyalvarianwaktu
munculpadasinyalkontrolakanfrekuensimemodulasiVCO/VCM.Frekuensioutput
f

= NFI

Eqn.3

selamakuncifase.Tahapdetektor,filter,danVCO/VCMmenyusunjalurumpankedepandengan
jalurumpanbalikyangberisiprogrammabledivider.Penghapusancounterdiprogrammenghasilkan
gainpadajalurumpanbalik(N=1).Akibatnya,frekuensioutputmakasamadenganinput.
Berbagaijenisdanperintahloopdapatdibanguntergantungpadakonfigurasiloopkeseluruhan
fungsitransfer.Identifikasidancontohloopiniterkandungdalamduabagianberikut.
3

JenisOrder

Keduaistilahinidigunakanagaktanpapandangbuludalamliteraturyangditerbitkan,dansampaisaatinibelumada
mapanstandar.Namun,penggunaanyangpalingumumakandiidentifikasidandigunakandalamartikelini.
JenissistemmengacupadajumlahkutubdarifungsitransferloopG(s)H(s)yangterletakdi
asal.Sebagaicontoh:
Membiarkan
https://translate.googleusercontent.com/translate_f

10
2/17

18/12/2014

FaseLockedLoopDesainFundamental

Gs()Hs() =
( +
)
ss10

Eqn.4

Iniadalahjenissatusistemkarenahanyaadasatutiangdiasal.
Urutansistemmengacupadatingkattertinggiekspresipolinomial
1Gs()Hs()
+

= 0C.E.

Eqn.5

yangdisebutKarakteristikPersamaan(CE).Akarpersamaankarakteristikmenjadi
kutublooptertutupdarifungsitransferkeseluruhan.Sebagaicontoh:
10
Gs()Hs() =
( +
)
ss10

Eqn.6

Kemudian
10
= 1 +
= 0
( +
)
ss10

1Gs()Hs()
+

Eqn.7

Olehkarenaitu
C.E.

( +
= ss10

)10
+

C.E.

= s 2 + 10s10
+

Eqn.8
Eqn.9

yangmerupakanpolinomialordekedua.Dengandemikian,untukdiberikanG(s)H(s),kitamemperolehsistemordeduatipe1.
FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
FreescaleSemiconductor

Page4
Konstantakesalahan
4

Konstantakesalahan

Berbagaimasukandapatditerapkankesistem.Biasanya,initermasukposisilangkah,kecepatan,danpercepatan.
Tanggapantipe1,2,dan3sistemakandiperiksadenganberbagaimasukan.
(S)merupakanthatexistskesalahanfasediphasedetectorantarasinyalreferensimasuk
(S)
e
saya
TeksasliInggris
danumpanbalik o(S)/N.Dalammengevaluasisistem,
(S)harusdiperiksauntukmenentukanapakah
e
(s)withouttransformingbacktothetimedomain
stabilkarakteristiknegaradantransienyangoptimaldan/ataumemuaskan.Responadalah
fungsistabilitasloopdantercakupdalambagianberikutnya.Evaluasisteadystatedapatdisederhanakan
Sarankanterjemahanyanglebihbaik
denganmenggunakanteoremanilaiakhiryangberhubungandenganLaplace.Teoremaizininimenemukanmantap
3.
negarakesalahansistem
(S)tanpamengubahkembalikedomainwaktu
e(S)yangdihasilkandarimasukan
saya
Secarasederhana
[
] = Lims
[
Limt()
t

s()]

Eqn.10

so

Dimana

1
s() =
s()
saya
1Gs()Hs()
+

Eqn.11

Sinyalinput

(S)ditandaisebagaiberikut:
saya
Langkahposisi:
t() = C
saya
p

t0

Eqn.12

atau,dalamnotasiLaplace:
C
p
s() =
saya
s

Eqn.13

dimanaCp adalahbesarnyalangkahfasedalamradian.Halinisesuaidenganpergeseranfase
sinyalreferensimasukdenganC p radian:
Langkahkecepatan:
t() = C t
saya
v

t0

Eqn.14

atau,dalamnotasiLaplace:
C
v
s() =
saya
2
s
dimanaCv adalahbesarnyalajuperubahanfasedalamradianperdetik.Haliniterkaitdengan
memasukkanfrekuensiyangberbedadaribagianumpanbalikdarifrekuensiVCO.Dengandemikian,C
https://translate.googleusercontent.com/translate_f

Eqn.15

v adalah
3/17

18/12/2014

FaseLockedLoopDesainFundamental

perbedaanfrekuensidalamradianperdetikterlihatpadadetektorfasa.

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
4

FreescaleSemiconductor

Halaman5
Konstantakesalahan
Langkahpercepatan:
t() = C t 2
saya
sebuah

t0

Eqn.16

atau,dalamnotasiLaplace:
2C
sebuah
s() =
saya
3
s

Eqn.17

C sebuah
adalahbesarnyatingkatfrekuensiperubahandalamradianperdetikperdetik.Iniditandai
olehwaktumasukanfrekuensivarian.
KhaslingkaranG(s)H(s)fungsitransferuntukjenis1,2,dan3adalah:
Tipe1
K
Gs()Hs() =
( + )
ssa

Eqn.18

( + )
Ksa
Gs()Hs() =
s2

Eqn.19

Tipe2

Tipe3
( + )Sb
( + )
Ksa
Gs()Hs() =
3
s

Eqn.20

Nilaiakhirdarikesalahanfaseuntuktipe1sistemdenganmasukanfaselangkahditemukandenganmenggunakanPersamaan11
danPersamaan13.
( sa+ )C
C
1
p =
p
s() =

Eqn.21
s
e
K
( s2 + K + )
1 +
( + )
ssa
( t
=
e

) = Lims

sa+
= 0
C

p
s2 + K +

Eqn.22

s o
Dengandemikian,nilaiakhirdarikesalahanfaseadalahnolketikaposisilangkah(tahap)diterapkan.
Demikianpula,menerapkantigainputkedalamtipe1,2,dan3sistemdanmemanfaatkanteoremanilaiakhir,
Tabelberikutdapatdibangunmenunjukkanstabilkesalahannegarafasemasingmasing.
Tabel1.MantapKesalahanFaseNegaraBerbagaiJenisSistem
Tipe1
LangkahPosisi
LangkahVelocity
LangkahPercepatan

Nol
Konstan
Terusmeningkat

Tipe2

Tipe3

Nol
Nol
Konstan

Nol
Nol
Nol

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
FreescaleSemiconductor

Halaman6
Stabilitas
Sebuahkesalahanfasenolmengidentifikasifasekoherensiantaraduasinyalmasukanpadadetektorfasa.
Sebuahkesalahanfasekonstanmengidentifikasidiferensialfasaantaraduasinyalmasukanpadadetektorfasa.
https://translate.googleusercontent.com/translate_f

4/17

18/12/2014

FaseLockedLoopDesainFundamental

Besarnyainikesalahanfasediferensialsebandingdengangainloopdanbesarnya
masukanlangkah.
Sebuahterusmeningkatkesalahanfasemengidentifikasiperubahantingkatwaktufase.Iniadalahkondisiterkunci
untukloopfase.
MenggunakanTabel1,Jenissistemdapatditentukanuntukinputtertentu.Misalnya,jikadiinginkanuntukPLL
untukmelacakfrekuensireferensi(kecepatanlangkah)denganfasenolkesalahan,minimaltipe2diperlukan.
5

Stabilitas

Teknikakarlokuspenentuanposisikutubsistemdannoldispesawatseringdigunakan
untukgrafismemvisualisasikanstabilitassistem.Grafikatauplotmenggambarkanbagaimanakutublooptertutup(akar
persamaankarakteristik)berbedadengangainloop.Untukstabilitas,semuakutubharusterletakdikirisetengahdari
spesawat.Hubungankutubsistemdannolkemudianmenentukantingkatstabilitas.Akar
2.
konturlokusdapatditentukandenganmenggunakanpanduanberikut
Aturan1AkarlocusdimulaidikutubG(s)H(s)(K=0danberakhirdinoldariG(s)H(s)
(K=),dimanaKadalahgainloop.
Aturan2Jumlahakarcabanglokussamadenganjumlahtiangataujumlahnol,
manayanglebihbesar.Jumlahnolditakterhinggaadalahperbedaanantara
jumlahkutubterbatasdannolterbatasG(s)H(s).
Aturan3Konturakarlokusdibatasiolehasimtotyangposisisudutdiberikanoleh:
( 2n1+ )
,,
n = 012...
P# # Z

Eqn.23

dimana#P(#Z)adalahjumlahkutub(nol).
Aturan4PerpotonganasimtotdiposisikandipusatgravitasiCG:
C.G.

PZ

=
P# # Z

Eqn.24

dimanaP(Z)menunjukkanpenjumlahandarikutub(nol).
Aturan5Padabagiantertentudarisumbunyata,akarlokusdapatditemukandibagianhanyajika#Pyang+
#ZDisebelahkananadalahaneh.
Aturan6poinBreakawaydarisumburealnegatifdiberikanoleh:
dK
= 0
ds
Sekalilagi,dimanaKadalahvariabelgainloopfaktordaripersamaankarakteristik.

Eqn.25

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
6

FreescaleSemiconductor

Halaman7
Stabilitas
Contoh:rootlocusuntukfungsitransferloopkhasditemukansebagaiberikut:
K
Gs()Hs() =
( + )
ss4

Eqn.26

Akarlocusmemilikiduacabang(Aturan2)yangdimulaipadas=0dans=4danberakhirdiduanolterletak
ditakterhingga(Peraturan1).ParaasimtotdapatditemukansesuaidenganPeraturan3.Karenaadaduakutubdantidakada
nol,persamaanmenjadi:

untukn = 0
2
2n1+
=

Eqn.27
2
3 untukn = 1

2
PosisipersimpanganmenurutPeraturan4adalah:
PZ
( 4 0 ) 0()

s =
=
20
P# # Z
s =

Eqn.28

Titikyangmemisahkandiri,sepertiyangdidefinisikanolehPeraturan6,dapatditemukandenganterlebihdahulumenuliskanpersamaankarakteristik.
C.E.
https://translate.googleusercontent.com/translate_f

= 1Gs()Hs()
+

= 0
5/17

18/12/2014

FaseLockedLoopDesainFundamental

K
= 1 +
= s 2 + 4sK
+
( + )
ss4

Eqn.29
= 0

SekarangpemecahanuntukhasilK:
2
K = s 4s

Eqn.30

Mengambilderivatifsehubungandengansdanpengaturansamadengannol,menentukantitikyangmemisahkandiri.
d
dK
( 2 4s )
= S
ds
ds

Eqn.31

dK
= 2s 4 = 0
ds

Eqn.32

atau
s =

Eqn.33

adalahtitikkeberangkatan.Denganmenggunakaninformasiini,lokusakardapatdiplotsepertipadaGambar3.
2
Urutankeduapersamaankarakteristik,yangdiberikanolehPersamaan29,sepertiyangtelahdinormalisasikebentukstandar
s 2 + 2 s
+
n
dimanarasioredaman=COS(090)dan

Eqn.34

n adalahfrekuensialamisepertiyangditunjukkanadalahGambar3.

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
FreescaleSemiconductor

Halaman8
Stabilitas

Gambar3.Tipe1OrdeKeduaRootLocusContour
Tanggapanjenisini1,sistemurutankeduadenganmasukanlangkah,ditunjukkanpadaGambar4.Kurvaini
merupakanresponfasekeposisilangkah(tahap)masukanuntukberbagairasioredaman.Output
responfrekuensisebagaifungsiwaktuuntukkecepatanlangkah(frekuensi)masukanjugaditandaioleh
setyangsamaangka.

https://translate.googleusercontent.com/translate_f

6/17

18/12/2014

FaseLockedLoopDesainFundamental

Gambar4.Tipe1OrdeKeduaLangkahResponse

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
8

FreescaleSemiconductor

Halaman9
Stabilitas
Overshootdanstabilitassebagaifungsidarirasioredamandiilustrasikanolehberbagaiplot.Masingmasing
respondiplotsebagaifungsinormalisasiwaktu
nt.Untukdiberikandankunciwaktut,yang n
diperlukanuntukmencapaihasilyangdiinginkandapatditentukan.
Contoh:
Asumsikan=0,5
Kesalahan<10%
untukt>1ms
Dari=0,5kesalahankurvakurangdari10%darinilaiakhiruntuksemuawaktulebihdarint=4.5.Yangdibutuhkan
kemudiandapatditemukandengan:
n
t = 4,5
n

Eqn.35

atau

4,5
4,5
= =
= ( 4.5krad )S/
t
0,001

Eqn.36

biasanyadipilihantara0,5dan1untukmenghasilkanovershootoptimaldankinerjanoise.
Contoh:fungsitransferlainlingkaranumummengambilbentuk:
( sa+ )K
Gs()Hs() =
s2

Eqn.37

Iniadalahsistemurutantipe2detik.Sebuahnolditambahkanuntukmemberikanstabilitas.(Tanpanol,kutub
akanbergeraksepanjangsumbujsebagaifungsidarikeuntungandansistemakanselalumenjadiberosilasidi
alam.)ThelokusakarditunjukkanpadaGambar5memilikiduacabangmulaidariasaldengansatuasimtot
terletakdi180.Pusatgravitasiadalahs=aNamun,denganhanyasatuasimtot,tidakadapersimpangan
padasaatini.Akarlocusterletakpadalingkaranberpusatdis=adanteruspadasemuabagiandarinegatif
sumbunyatauntukkirinol.Titikmemisahkandiriadalahs=2a.

Gambar5.Tipe2OrdeKeduaRootLocusContour

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
FreescaleSemiconductor

Halaman10
Bandwidth
https://translate.googleusercontent.com/translate_f

7/17

18/12/2014

FaseLockedLoopDesainFundamental

Faseatauoutputresponfrekuensimasingmasingjenisini2sistemurutankeduauntukposisilangkah
(Fase)ataukecepatan(frekuensi)masukanditunjukkanpadaGambar6.Sepertidigambarkandalamcontohsebelumnya,
diperlukan dapatditentukandenganmenggunakangrafikketikadanwaktulockupdiberikan.
n

Gambar6.Tipe2OrdeKeduaLangkahResponse
6

Bandwidth

The3dBbandwidthPLLdiberikanoleh:
3dB

12

2+

24

2 + 4 4 12/

Eqn.38

2+

24
+

2 + 4 4 12/

Eqn.39

untuktipe1urutankedua 4 sistem,dandengan:
3dB

12
+

untuktipe2urutankedua 1 sistem.

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
10

FreescaleSemiconductor

Halaman11
FaseLockedLoopDesainContoh
7

FaseLockedLoopDesainContoh

DesainPLLbiasanyamelibatkanmenentukanjenisloopyangdibutuhkan,memilihyangtepat
bandwidth,danmembangunstabilitasyangdiinginkan.Pendekatanmendasarkendaladesaininiadalah
sekarangdigambarkan.Halinidiinginkanuntuksistemuntukmemilikispesifikasisebagaiberikut:
OutputFrekuensi

2.0MHzuntuk3.0MHz

FrekuensiLangkah

100KHz

TahapFrekuensikoherenoutput

LockUpWaktuAntaraSaluran

1ms

Melampaui

<20%

CATATAN
Spesifikasiinimencirikanfungsisistemyangmiripdenganvariabel
WaktuGeneratordasarataufrekuensisynthesizer.
Darispesifikasiyangdiberikan,parameterrangkaianyangditunjukkandiGambar7sekarangdapatditentukan.
https://translate.googleusercontent.com/translate_f

8/17

18/12/2014

FaseLockedLoopDesainFundamental

Gambar7.ParameterloopCircuitPhaseLocked
PerangkatyangdigunakanuntukmengkonfigurasiPLLadalah:
FrekuensiPhaseDetector

MC4044/4344

TeganganControlledMultivibrator(VCM)

MC4024/4324

ProgrammableKontra

MC4016/4316

Majudanmentransferumpanbalikfungsiyangdiberikanoleh:
Gs() = K K K
p f o

Hs() = K

Eqn.40

Dimana
K

/
= 1N

Eqn.41

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
FreescaleSemiconductor

11

Halaman12
FaseLockedLoopDesainContoh
ThediprogramkontramenyelamjatahK
N

min

n dapatditemukandiPersamaan3.

f min
f min
2MHz
o
o
=
=
=
= 20
f
f
100kHz
saya
langkah

Eqn.42

f max
3MHz
o
=
=
= 30
f
100kHz
langkah

Eqn.43

1
1
= Untuk

20 30

Eqn.44

max

Sebuahsistemtipe2diperlukanuntukmenghasilkanoutputfasekoherenrelatifterhadapinput(LihatTabel1).Akar
konturlokusditampilkandalamGambar5danresponsistemlangkahdiilustrasikanolehGambar6.
RentangoperasidariMC4024/4324VCMharusmencakup2MHzke3MHz.MemilihkontrolVCM
kapasitorsesuaidenganaturanyangterdapatpadahasillembardataC=100pF.Rentangoperasiyangdiinginkan
kemudianberpusatdalamkisarantotalperangkat.Teganganinputterhadapfrekuensioutputditampilkan
diGambar8.

Gambar8.MC4324TeganganinputterhadapoutputFrekuensi(100pFFeedbackCapacitor)
https://translate.googleusercontent.com/translate_f

9/17

18/12/2014

FaseLockedLoopDesainFundamental

fungsitransferdariVCMdiberikanoleh:
K

K
v
=
s

Eqn.45

DimanaKv adalahsensitivitasdalamradianperdetikpervolt.

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
12

FreescaleSemiconductor

Halaman13
FaseLockedLoopDesainContoh
DarikurvadiGambar8,K

v ditemukandenganmengambiltimbalbalikdarilereng.
4MHz1.5MHz

/
K = 2rads/V
v
5V3.6V

= 11.210

Eqn.46

6rads/V/

Demikian
K

6
= 11.210
rads/V/

Eqn.47

SdipenyebutmengubahkarakteristikfrekuensiVCMuntukfase,yaitufaseadalah
integraldarifrekuensi.
KeuntungankonstanuntukMC4044/4344detektorfasaditemukanoleh 5
K

DFHighUFLow

2.3V0.9V

/
=
=
= 0.111Vrad
()
22
4

Eqn.48

Karenasistemtipe2diperlukan(fasekoherenoutput)fungsitransferloopharusmengambilbentuk
Persamaan19.ParametersejauhditentukanmeliputiK
p,K o,K n hanyamenyisakanK
f sebagaivariabeluntuk
desain.MenulisfungsitransferloopdanmenghubungkannyadenganPersamaan19.
K K K K
( + )
p v n f = Ksa
Gs()Hs() =

s
s2

Eqn.49

Dengandemikian,K
f harusmengambilbentuk
sa+
K =
f
s

Eqn.50

dalamrangkamemberikansemuakutubyangdiperlukandannoluntukyangdiperlukanG(s)H(s).Rangkaianyangditunjukkanpada
Gambar9menghasilkanhasilyangdiinginkan.

Gambar9.AktifFilterDesain
K f dinyatakanoleh

R Cs1+
2
K = Untukl
arg eA
f
R Cs
1

Eqn.51

dimanaAadalahgaintegangandaripenguat.
R 1,R 2 danCyangkemudianvariabelyangdigunakanuntukmembangunkarakteristiklingkarankeseluruhan.
MC4044yang/4344menyediakansirkuitaktifyangdiperlukanuntukmengkonfigurasifilterK
f.Terendahtambahan
saatperangkatpenyanggatinggiatauFETdapatdigunakanuntukmeningkatkanimpedansimasukan,sehinggameminimalkan
FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
FreescaleSemiconductor

13

Halaman14
https://translate.googleusercontent.com/translate_f

10/17

18/12/2014

FaseLockedLoopDesainFundamental

FaseLockedLoopDesainContoh
kebocoranarusdarikapasitorCantaraupdatesampel.Akibatnya,periodesampelyanglebihlama
dicapai.
KarenagaindarisirkuitfilteraktifdiMC4044yang/4344tidaktakterbatas,faktorkoreksigainK
c
harusditerapkanuntukKuntukbenarmencirikanfungsi.K
ditemukaneksperimenuntukmenjadi
f
c
K =0,5.
c
R Cs1+
2
K = K K = 0,5
Eqn.52
fc
f c
R Cs
1
(Untukkeuntunganbesar,Persamaan51berlaku.)
PLLcircuitdiagramditunjukkanpadaGambar11danrepresentasiLaplacediGambar10.

Gambar10.RepresentasiLaplacediagrampadaGambar11

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
14

FreescaleSemiconductor

Halaman15
FaseLockedLoopDesainContoh

https://translate.googleusercontent.com/translate_f

11/17

18/12/2014

FaseLockedLoopDesainFundamental

Gambar11.CircuitDiagramTipe2PhaseLockedLoop
Fungsitransferloop
Gs()Hs() = K K K K
p fc o n

Eqn.53

R Cs1+
K 1
2
v
Gs()Hs() = K ( 0,5 )

p
R Cs
N
1

Eqn.54

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
FreescaleSemiconductor

15

Halaman16
FaseLockedLoopDesainContoh
Persamaankarakteristikmengambilbentuk
C.E.

= 1Gs()Hs()0
+
=

Eqn.55

0.5K K R
p v 2 + 0.5K pK v
= s 2 + S

R N
R CN
1
1
BerkaitanPersamaan55kebentukstandaryangdiberikanolehPersamaan34
0.5K K R
p v 2 + 0.5K p K v = s 2 + 2 s
s 2 + S
+

n
R N
R CN
1
1

Eqn.56

Menyamakansepertihasilkoefisien
0.5K K
p v = 2

n
R CN
1

Eqn.57

0.5K K R
p v 2 = 2

n
R N
1

Eqn.58

dan

Denganmenggunakanfilteraktifyangloopterbukagain(A)besar(K
menjadi
K K
p v = 2

n
R CN
1
K K R
p v 2 = 2

n
R N
1

c =1),Persamaan57danPersamaan58
Eqn.59

Eqn.60

Thepersenovershootdansettlingtimesekarangdigunakanuntukmenentukan
n.DariGambar6,Terlihatbahwa
rasioredaman=0,8akanmenghasilkanpuncakovershootkurangdari20%danakanmenetapdalamwaktu5%pada
nt=4.5.
Yangdiperlukanwaktukunciupadalah1ms.

https://translate.googleusercontent.com/translate_f

4,5
4,5
= =
= 4.5krads/
t
0,001

Eqn.61
12/17

18/12/2014

FaseLockedLoopDesainFundamental

MenulisulangPersamaan57
0.5K K
p v
R C =
1
2N
n

Eqn.62

( 0,5 )0,111
(
)11.210
(
6)
=
( 4500 ) 2()30
R C = 0,00102
1
(OvershootmaksimumterjadipadaNmaxyanggainloopminimum)
FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
16

FreescaleSemiconductor

Halaman17
FaseLockedLoopDesainContoh
Membiarkan
C = 0.5F
Kemudian
R
Penggunaan

0,00102
=
= 2.04k
6
0,510
R

= 2k

R 1 biasanyadipilihlebihbesardari1k.
PemecahanuntukR
2 diPersamaan58

2 R N
2
n 1
=
=
K K ( 0,5 )
C
p v
n
(
)
20.8
=
= 711
( 0,510
6 )4,5k
(
)

GunakanR
2 =680

Eqn.63

SemuaparametersirkuitkinitelahditentukandanPLLdapatdikonfigurasidenganbenar.
KarenagainloopadalahfungsidarirasiomembagiK
n,KutublooptertutupakanbervariasiposisinyasebagaiK
n
bervariasi.LokusakarditunjukkanpadaGambar12menggambarkanvariasilingkarankutubtertutup.
LoopdirancanguntukcounterdiprogramN=30.ResponsistemN=20pameranyang
bandwidthyanglebihluasdanfaktorredamanyanglebihbesar,sehinggamengurangibaikwaktulockupdanpersenovershoot(lihat
Gambar14).

Gambar12.RootLocusVariasi

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
FreescaleSemiconductor

https://translate.googleusercontent.com/translate_f

17

13/17

18/12/2014

FaseLockedLoopDesainFundamental

Halaman18
Hasileksperimen
CATATAN
Tipe2urutankedualingkarandigambarkansebagaisampeldesainkarena
memberikankinerjayangsangatbaikuntukkeduatipe1dan2aplikasi.Bahkandi
sistemyangtidakmemerlukanfasekoherensi,tipe2lingkaranmasihmenawarkan
desainoptimal.
8

Hasileksperimen

Gambar13menunjukkanresponfrekuensitransienteoritisdarisistemyangdirancangsebelumnya.Kurva
N=30menggambarkanresponfrekuensiketikacounterprogrammableyangmelangkah2930,sehingga
menghasilkanperubahanfrekuensioutputdari2.9MHzke3.0MHz.Overshootdari18%diperoleh
danfrekuensioutputdalam5kHzfinalnilaisatumilidetiksetelahlangkahditerapkan.Kurva
N=20menggambarkanperubahanfrekuensioutputsebagaicounterprogrammableyangmelangkah2120.
KarenafrekuensisebandingdengantegangankontrolVCM,responfrekuensiPLLdapat
diamatidenganosiloskopdenganmemonitorpin2dariVCM.Responfrekuensiratarata
dihitungdenganmetodeLaplaceditemukaneksperimendenganmenghaluskanteganganinipadapin2dengansederhana
RCfilteryangwaktukonstanlamadibandingkandenganfasesamplingratedetector,tapipendekdibandingkandengan
wakturesponPLL.Dengancounterprogrammableditetapkanpada29kontroltegangandiamdipin2adalah
sekitar4,37volt.Setelahmengubahrasiokontramembagi30,kontrolteganganmeningkatmenjadi
4,43voltsepertiyangditunjukkanpadaGambar14.Sebuahtransientyangsamaterjadiketikamelangkahcounterdiprogramdari
2120.Gambar14menggambarkanbahwahasileksperimendiperolehdarisistemdikonfigurasiberikut
HasilyangdiprediksiditampilkandalamGambar13.Linearitasdipertahankanuntukkesalahanfasekurangdari2,yaituada
tidakadaslipsiklusdidetektorfasa.

Gambar13.FrekuensiTimeResponse

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
18

FreescaleSemiconductor

Halaman19
Ringkasan

https://translate.googleusercontent.com/translate_f

14/17

18/12/2014

FaseLockedLoopDesainFundamental

Gambar14.VCMKontrolTegangan(Frekuensi)Transient
Gambar15adalahplotteoritiskontrolVCMtegangantransienyangdihitungolehprogramkomputer.
ProgramkomputeryangditulisdenganparameterPersamaan58danPersamaan59(tipe2)sebagaiinput
variabeldanberlakuuntuksemuarasioredaman1.0.Programcetakanatauplotkontroltegangantransien
terhadapwaktuuntukpengaturanyangdiinginkandaricounterdiprogram.Waktulockupmakadapatsegera
ditentukansebagaiberbagaiparameteryangbervariasi.(Jikamelangkahdarirasiomembagitinggikerendahsatu,
sementaraakannegatif.)Gambar14danGambar15jugamenunjukkankorelasiyangeratantaraeksperimental
danhasilanalisis.
9

Ringkasan

Catatanaplikasiinimenjelaskantekniksistemkontroldasaryangdibutuhkanuntukfaseterkunciloopdesain.
Kriteriapemilihanjenisoptimalloopdanmetodeuntukmembangunkinerjayangdiinginkan
Karakteristikdisajikan.Sebuahcontohdesaindiilustrasikandalamlangkahdemilangkahpendekatanbersamadengan
perbandinganhasileksperimendananalisis.

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
FreescaleSemiconductor

19

Halaman20
Ringkasan

https://translate.googleusercontent.com/translate_f

15/17

18/12/2014

FaseLockedLoopDesainFundamental

Gambar15.VCMKontrolSinyalTransient
FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
20

FreescaleSemiconductor

Halaman21
Bibliografi
10Bibliografi
1.Topik:TypeDuaAnalisisSistem
Gardner,FM,TeknikPhaseLock,Wiley,NewYork,EdisiKedua,1967
2.Topik:TeknikRootLocus
Kuo,BC,AutomaticControlSystems,PrenticeHall,Inc.,NewJersey,1962
3.Topik:TeknikLaplace
McCollum,P.danBrown,B.,LaplaceTransformTabeldanTeorema,Holt,NewYork,1965
4.Topik:JenisAnalisisSistemSatu
Truxal,JG,otomatisSistemKendaliUmpanBalikSintesis,McGrawHill,NewYork,1955
5.Topik:FaseDetectorGainKonstan
DeLaune,Jon,MTTLdanMECLAvionicsDigitalFrekuensiSynthesizer,AN532

FaseLockedLoopDesainFundamentalsAplikasiNote,Rev.1.0
FreescaleSemiconductor
https://translate.googleusercontent.com/translate_f

21
16/17

18/12/2014

FaseLockedLoopDesainFundamental

Halaman22

CaraMencapaiKami:
Informasidalamdokumeninidisediakansematamatauntukmengaktifkansistemdanperangkatlunakpelaksanauntu
ProdukFreescaleSemiconductor.Tidakadalisensihakciptayangtersuratmaupuntersiratdiberikan
Halaman:
dibawahiniuntukmerancangataumembuatsirkuitterpaduatausirkuitterpaduberdasarkaninformasi
www.freescale.com
dalamdokumenini.
Email:
FreescaleSemiconductorberhakuntukmelakukanperubahantanpapemberitahuanlebihlanjutuntuksetiapproduk
support@freescale.com
sini.FreescaleSemiconductortidakmemberikangaransi,representasiataujaminanmengenai
USA/EropaatauLokasiTidakTerdaftar: kesesuaianprodukuntuktujuantertentu,jugatidakFreescaleSemiconductorbertanggung
kewajibanyangtimbuldaripenerapanataupenggunaanprodukatausirkuit,dansecarakhususmenolak
FreescaleSemiconductor
PusatInformasiTeknis,CH370
dansemuatanggungjawab,termasuktanpabatasanberatataukerusakaninsidental."Khas"parameter
1300N.AlmaSchoolRoad
yangdapatdiberikandalamlembardataFreescaleSemiconductordan/atauspesifikasibisadanbervariasi
Chandler,Arizona85224
dalamaplikasiyangberbedadanperformasebenarnyadapatbervariasidariwaktukewaktu.
+18005216274atau+14807682130
termasuk"Typicals",harusdivalidasiuntuksetiapaplikasipelanggandenganahliteknispelanggan.
support@freescale.com
Semuaparameteroperasi,
FreescaleSemiconductortidakmenyampaikanlisensiapapundibawahhakpatenatauhakoranglain.
Eropa,TimurTengah,danAfrika:
FreescaleHALBLEITERDeutschlandGmbH ProdukFreescaleSemiconductortidakdirancang,dimaksudkan,ataudiizinkanuntukdigunakansebagaikomponen
dalamsistemditujukanuntukimplanbedahkedalamtubuh,atauaplikasilainyangdimaksudkanuntukmendukunga
PusatInformasiTeknis
Schatzbogen7
mempertahankanhidup,atauuntukaplikasilainnyadimanakegagalanprodukFreescaleSemiconductor
81.829Muenchen,Jerman
bisamenciptakansituasidimanacederaataukematiandapatterjadi.
+441296380456(English)
ProdukFreescaleSemiconductoruntukaplikasiyangtidakdiinginkanatautidaksahtersebut,pembeliharus
+46852200080(English)
Haruskahpembelipembelianataupenggunaan
menggantirugidanmembebaskanFreescaleSemiconductordanpejabat,karyawan,anakperusahaan,afiliasi,dan
+498992103559(Jerman)
+33169354848(Perancis)
distributorberbahayaterhadapsemuaklaim,biaya,kerusakan,danbiaya,danpengacarayangwajar
support@freescale.com
Biayayangtimbuldari,langsungatautidaklangsung,klaimcederapribadiataukematianterkaitdenganseperti
disengajaataupenggunaanyangtidaksah,bahkanjikaklaimtersebutmenuduhbahwaFreescaleSemiconductoradala
Jepang:
FreescaleSemiconductorLtdJepang
lalaimengenaidesainataupembuatanbagian.
Markasbesar
ARCOMenara15F
181,ShimoMeguro,Meguroku,
FreescaledanlogoFreescaleadalahmerekdagangdariFreescaleSemiconductor,Inc.lain
Tokyo1530064,Jepang
namaprodukataulayananadalahmilikmasingmasingpemiliknya.
0120191014atau+81354379125
support.japan@freescale.com
FreescaleSemiconductor,Inc.1994,2006.Allrightsreserved.
Asia/Pacific:
FreescaleSemiconductorHongKongLtd.
PusatInformasiTeknis
2DaiKingStreet
TaiPoKawasanIndustri
TaiPo,NT,HongKong
+80026668080
support.asia@freescale.com
SastraPermintaanSaja:
FreescaleSemiconductorSastraDistributionCenter
POBox5405
Denver,Colorado80217
18005216274atau3036752140
Fax:3036752150
LDCForFreescaleSemiconductor@hibbertgroup.com
DokumenNomor:AN535
Rev.1.0
02/2006

https://translate.googleusercontent.com/translate_f

17/17

Anda mungkin juga menyukai