Sadraj
1. Uvod
1.1. Definicija raunara
1.2. Funkcija raunara
1.3. Struktura raunara
1
1
2
3
2. Struktura CPU-a
2.1. Princip rada CPU-a
2.1.1. Aktivnosti CPU-a
2.1.2. Uloga PC-a, MAR-a, MDR-a i IR-a
2.2. Interno povezivanje blokova CPU-a
2.2.1. Elementarne funkcije CPU-a
2.2.2. Tipovi prenosa CPU-a
2.2.3. Dijagram stanja ciklusa instrukcija
5
5
6
6
7
8
10
10
3. Glavna memorija
3.1. Interna organizacija glavne memorije
3.2. Ureenost bajtova
3.3. Karakteristike glavne memorije
3.4. Hijerarhija memorije
3.5. Tipovi poluprovodnikih memorja
3.5.1. ROM
3.5.2. Statiki i dinamiki RAM
3.5.3. Dinamiki RAM
3.5.4. Sinhronizacija rada DRAM-a
3.5.5. Osveavanje
3.5.6. Memorijska interfejs kola
13
13
14
15
16
17
17
19
19
21
23
24
4. Sekundarna memorija
4.1. Ureaji za masovno memorijsanje
4.2. Principi magnetnog zapisa
4.2.1. Kodiranje podataka
4.2.2. Formati zapisa
4.3. Magnetne trake
4.3.1. Start-stop drajvovi
4.3.2. Strimer trake
4.4. Magnetni diskovi
4.4.1. Rad jedinice diska
4.4.2. Performanse diskova
4.5. Optiki zapis
4.5.1. Tipovi optikih memorija
4.5.2. Metod zapisa kod optikih medijuma
25
25
25
27
28
29
29
33
38
40
42
43
43
45
5. Organizacija ulaza/izlaza
47
6. U/I ureaji
6.1. Korisniki interfejs
6.2. Tastature
51
51
51
vi
51
53
55
57
57
58
60
60
60
61
61
62
63
65
68
71
71
72
73
74
77
85
87
91
94
94
95
96
97
98
100
110
111
114
7. Prenos podataka
7.1. Asinhroni prenos podataka
7.2. Sinhroni prenos podataka
7.3. Tehnike digitalnog kodiranja
7.4. Modulacione tehnike i modemi
7.5. Standardi za prenos podataka
7.5.1. RS-232C
7.5.2. RS-422
7.5.3. Izolacija mase
7.5.4. RS-423
7.5.5. RS-485
7.5.6. Strujna petlja
117
120
121
122
123
125
126
131
132
133
134
135
8. Magistrale
8.1. Podela magistrala u zavisnosti od namene
8.1.1. Klasifikacija deljivih magistrala
8.1.2. Terminologija magistrale
8.2. Prenos podataka
8.2.1. Adresiranje
8.2.2. Prenos blokova podataka
8.2.3. Sinhronizacija kod prenosa
8.3. Arbitraa na magistrali
8.3.1. Statika arbitraa na magistrali
8.3.2. Dinamika dodela magistrale
137
138
138
139
139
140
141
141
144
144
145
Sadraj
vii
____________________________________________________________________________________________
8.3.3. Hardverski mehanizmi za arbitrau na magistrali
8.4. Mehanizmi prekida
8.4.1. Namenska magistrala za prekid
8.4.2. Magistrale sa vremenskom raspodelom
8.5. Multipleksiranje podataka na magistrali
8.6. Detekcija greke i signalizacija
8.7. Ostali signali na magistrali
145
148
149
150
150
151
152