Anda di halaman 1dari 6

5.

ADC0820
ADC0820 adalah ADC dengan kecepatan tinggi, kompatibel dengan
mikroprosesor, 8 bit ADC dengan teknik half flash atau semi flash dengan
waktu konversi 1.4 mikro detik. Track and hold internal dengan slew rate 100
mV/uS. ADC ini dapat dengan mudah diinterfacekan dengan mikroprosesor
seperti pada memori dan IO tanpa membutuhkan IC tambahan.Data output
bersifat latch, rangkaian TRI STATE buffer mempermudah hubungan dengan
mikroprosesor lewat data bus.

Aplikasi

Digital Signal Processing

Akuisisi Data dengan kecepatan tinggi

Telekomunikasi

Sistem Audio

Pengendalian motor servo

Spesifikasi

Waktu konversi 1.4 uS

Track and Hold Built In

Tidak diperlukan Adjustment

Single Supply +5 volt

Tidak memerlukan clock eksternal

Mudah diinterfacekan dengan mikroprosesor

Teknik Akuisisi Data

43

Gambar 5.1 ADC 0820

Tabel 5.1. Fungsi Pin


Pin
1
2
3
4
5
6
7

Nama Pin
VIN
DB0
DB1
DB2
DB3
-WR/RDY
Mode

8
9
10
11
12
13
14
15
16
17
18
19
20

-RD
-INT
GND
VREFVREF+
CS
DB4
DB5
DB6
DB7
OFL
NC
VDD

Teknik Akuisisi Data

Fungsi
Analog input dengan range GND < VIN < VDD
TRI STATE Data Output bit 0 LSB
TRI STATE Data Output bit 1
TRI STATE Data Output bit 2
TRI STATE Data Output bit 3
Input kontrol WR/ Status output RDY
LOW : Mode Read
HIGH : Mode Write Read
LOW untuk mengambil data
Falling edge mengindikasikan konversi selesai
Ground
Zero voltage
Full scale voltage
Chip Select. LOW agar mode RD dan WR bisa digunakan
TRI STATE Data Output bit 4
TRI STATE Data Output bit 5
TRI STATE Data Output bit 6
TRI STATE Data Output bit 7
Overflow. HIGH jika input lebih tinggi dari VREF+
No Connection
Tegangan supply + 5 volt

44

5.1. Digital Interface


5.1.1. Mode Read (Pin 7 LOW)
Konversi dimulai dengan memberikan RD LOW dan tetap LOW
samapi data output muncul. Pin 6 WR/RDY digunakan sebagai status dan
digunakan oleh mikroprosesor untuk memaksa ke keadaan WAIT STATE.
Mikroprosesor memulai konversi, menunggu dan mengambil data dengan
satu perintah READ. RDY adalah output open collector, akan LOW setelah
sisi turun (falling edge) dari CS dan HIGH Impedance pada akhir konversi.
INT akan LOW pada akhir konversi dan kembali HIGH pada sisi naik (rising
edge) dan CS dan RD.

5.1. 2. Mode WR-RD


ADC yang digunakan adalah ADC 8 bit yaitu ADC 0820. Pada
sistem ini, ADC dirancang bekerja pada mode WR-RD. Pada mode ini pin 7
diberi high sedangkan CS dan RD diberi low. Konversi dimulai dengan
memberi WR low, konversi selesai dan data valid siap diambil pada saat WR
rising edge.

5.1.3. Menggunakan Delay Internal


Mikroprosesor menunggu INT menjadi LOW sebelum membaca
data. INT akan LOW selama 600 nano detik setelah rising edge dari WR dan
menandakan konversi selesai. Dengan CS LOW, data dibaca dengan memberi
RD LOW. INT kemudian reset pada saat rising edge dari CS atau RD

5.1.4. Pembacaan data sebelum delay


Waktu konversi, sepenuhnya dikendalikan oleh RD. Status INT
diabaikan dan RD akan LOW selama 600 nano sekon setelah rising edge dari
Teknik Akuisisi Data

45

WR. Hal ini akan menyelesaikan konversi dan mengaktifkan DB0 DB7.
INT akan LOW setelah falling edge dari RD dan kemudian reset pada saat
rising edge dari CS atau RD

5.1.5. Operasi pipelined


Mode ini diaktifkan dengan menjadikan satu WR dan RD. Dengan
CS LOW dan WR dan RD LOW, maka konversi dimulai dan pada saat itu
pula data bisa diambil

5.1.6. Operasi Standa Alone


CS dan RD LOW. Konversi dimulai dengan WR LOW. Data output
akan valid 600 nano detik setelah rising edge dari WR.

Timing Diagram

Gambar 5.2 Timing diagram ADC 0820 WR-RD mode

Teknik Akuisisi Data

46

5.2. Analog
5.2.1. Input Referensi
Tegangan pada pin VREF-

menentukan

level

input

yang

menghasilkan semua data output 0 : 0000 0000.dan VREF+ menentukan level


input menghasilkan semua data output 1 : 1111 1111

5.2.2. Bypassing
Sebuah ELCO 47 uF dan kapasitor keramik 100N sebaiknya
diletakkkan pada pin VDD ke ground. Jarak penempatan diusahakan sedekat
mungkin. Jika VREF + dan VREF_ letaknya terlalu jauh, maka di tiap pin
juga harus diberi kapasitor 100 N keramik.

5.2.3 Arus Input


Input ADC0820 mempunyai kelakuan yang berbeda dengan ADC
pada umumnya. Arus yang dibutuhkan sangat bervariasi tergantung pada
siklus dari ADC.
Selama fase sampling dari input (WR = 0 pada mode WR-RD) kapasitor
input dicharge ke tegangan input lewat resistansi internal saklar analog (2K
sampai 5 K). Selain itu kapasitor 12 pF juga ikut dicharge, seperti terlihat
pada gambar 5.31

Gambar 5.3 Rangkaian ekivalen model RC dari input

Kapasitor 45 pF menyebabkan resistansi sumber Rs naik menjadi 1 Kohm


tanpa menyebabkab kenaikan settling time. Untuk resistansi yang lebih besar
Teknik Akuisisi Data

47

lebar pulsa WR harus dinaikkan lebih besar dari 600 nano detik. Dalam mode
RD, dimana waktu sampling tetap, Rs lebih besar daripada 1 Kohm yang
mungkin menyebabkan error settling. Dalam hal ini gunakan mode WR-RD
dan lebih besar dari 600 nano detik pada mode RD atau gunakan buffer untuk
menguatkan arus input.

5.2.4. Input filtering


Komparator ADC ini menyebabkan transien dalam mengambilan
data input. Tetapi hal ini tidak menyebabkan turunnya performansi ADC
karena ADC hanya mengambil input setelah transien terjadi sehingga tidak
memerlukan filter dengan kapasitor tambahan pada pin VIN.

5.2.5. Track and Hold internal


ADC0820 dapat mengukur sinyal input dengan kecepatan tinggi
tanpa bantuan sample and hold di luar. Input diambil dari saat WR menjadi
LOW hingga 100 nano detik setelah kembali ke HIGH. Sinyal input dengan
slew rate 200 mV/uS dapat diproses tanpa kesalahan.

Teknik Akuisisi Data

48