Zadatak 12.1.

Za mitova kola sa Slike 12.1.1. odrediti napone praga VT 1 i VT 2 , margine uma NM1 i
NM 0 , irinu histerezisa VH i poloaj centra histerezisa VCH . Nacrtati prenosnu
karakteristiku vI = f (vU ) .
Vu

Vu

Vi

Vi
R2

R2
R1

R1
VR

a)

b)
R2

R1
Vu
Vi

VR

c)
Slika 12.1.1. Realizacije mitovih kola pomou idealnih komparatora
REENJE:
a) mitovi komparatori predstavljaju bistabilna kola sa pozitivnom povratnom spregom kod
kojih naponi praga za opadajuu i rastuu ivicu nisu jednaki.
Pri analizi kola polazi se od stanja kada je ulazni napon dovoljno nizak tako da sigurno vai
V < V + odnosno komparator se nalazi u pozitivnom zasienju. U tom sluaju je Vi = VOH .
R1
Napon na pozitivnom prikljuku komparatora tada iznosi V + =
VOH . Vrednost
R1 + R2
izlaznog napona e se promeniti tek kada ulazni napon postane vei od napona na pozitivnom
prikljuku komparatora, koji ujedno predstavlja i vrednost praga. Dakle napon praga pri
kojem se deava promena izlaza pri poveenju ulaznog napona iznosi:

V=
IL V=
T2

R1
R1
VOH
= kVOH za k =
R1 + R2
R1 + R2

(12.1.1.)

Prema tome VT 2 predstavlja najvei napon koji se i dalje smatra kao napon logike nule na
ulazu. Poveanjem ulaznog napona iznad ove granice dovodi do promene izlaznog napona
1

Vi = VOL i dalje poveanje ulaznog napona ne dovodi do promene izlaza. Promena izlaznog
napona je sada dovela do promene napona praga na ulazu. Zbog toga se pri smanjenju
ulaznog napona promena na izlazu dogaa tek kada se pree novi prag komparatora koji sada
iznosi:
VIH
= V=
T1

R1
VOL
= kVOL
R1 + R2

(12.1.2.)

Slino VT 1 predstavlja najmanji napon koji se i dalje smatra kao napon logike jedinice na
ulazu. Dalje smanjenje ulaznog napona ne dovodi do promene izlaza koji ostaje na visokom
naponskom nivou. Kompletna karakteristika prenosa analiziranog mitovog kola je prikazana
na Slici 12.1.2.
Vi
VOH
VH

VOL
VT1

VCH

VT2

Vu

Slika 12.1.2. Karakteristika prenosa invertujueg mitovog kola

Kako je prag okidanja pri poveanju ulaznog napona vii od praga okidanja pri smanjenju
ulaznog napona za karakteristiku sa Slike 12.1.2. se kae da ima histerezis. irina histerezisa
predstavlja razliku napona pragova:
VH = VT 2 VT 1 = k (VOH VOL )

(12.1.3.)

Centar histerezisa odreen je izrazom:

VCH =
k (VOH + VOL ) / 2
(VT 2 + VT 1 ) / 2 =

(12.1.4.)

Margine uma analiziranog mitovog kola su:

NM1 = VOH VIH = VOH kVOL

(12.1.5.)

NM 0 =VIL VOL =kVOH VOL

(12.1.6.)

Zanimljiva je sledea karakteristika mitovih kola:

NM1 + NM 0 =
(1 + k )(VOH VOL )

(12.1.7.)

Zbir margina uma logike nule i logike jedinice na ulazu je vei od ukupne promene
napona na ulazu. Ova osobina je posledica histerezisne karakteristike i omoguava da
mitova kola budu dosta otporna na um.
b) Iz izraza 12.1.3. 12.1.7. moe se zakljuiti da za podeavanje karakterisitke mitovog
kola (irina histerezisa i poloaj centra histerezisa) postoji samo jedan stepen slobode,
koeficijent k. Menjanjem odnosa otpornika u povratnoj sprezi menjaju se istovremeno i irina
i poloaj centra histerezisa. Kako bi se omoguilo nezavisno podeavanje ovih parametara
uvodi se dodatni referentni napon VR to je prikazano na Slici 12.1.1. b). Na slian nain kao
u ve opisanom sluaju dolazi se do karakteristike kola sa Slike 12.1.1. b):
VIL= VT 2=

R1
R2
VOH +
VR= kVOH + (1 k )VR
R1 + R2
R1 + R2

VIH = VT 1=

R1
R2
VOL +
VR = kVOL + (1 k )VR
R1 + R2
R1 + R2

VH = VT 2 VT 1 = k (VOH VOL )
VCH= (VT 2 + VT 1 ) / =
2 k (VOH + VOL ) / 2 + (1 k )VR
NM=
1 VOH VIH= VOH kVOL (1 k )VR
NM 0 = VIL VOL = kVOH VOL + (1 k )VR
Iz prethodnih izraza se vidi da je u ovom sluaju mogue prvo podesiti irinu histerezisa
menjanjem odnosa otpornika u povratnoj sprezi (to utie na konstantu k) a zatim podesiti
poloaj centra histerezisa menjanjem vrednosti referentnog napona VR .
Kako je analizirano mitovo kolo invertujueg tipa to je njegova karakteristika prenosa
prikazana na Slici 12.1.2.
c) mitovo kolo neinvertujueg tipa je prikazano na Slici 12.1.1. c). Neka je na poetku
ulazni napon dovoljno nizak tako da vai V + < V , odnosno Vu = VOL i Vi = VOL . Sa
poveanjem ulaznog napona, napon na pozitivnom prikljuku diferencijalnog komparatora se
menja kao:
=
V + Vu

R2
R1
+ VOL
R1 + R2
R1 + R2

(12.1.7.)

Da bi komparator promenio vrednost potrebno je da bude ispunjeno V + > V . Zamenom

izraza 12.1.7. u prethodnu nejednakost dobija se:
Vu

R2
R1
R + R2
R
+ VOL
> VR Vu > 1
VR 1 VOL
R1 + R2
R1 + R2
R2
R2

Dakle najvei ulazni napon koji se i dalje smatra kao napon logike nule, odnosno prag
okidanja komparatora pri poveanju ulaznog napona iznosi:
3

R
R + R2
R
(k + 1)VR kVOL za k = 1
VIL =
VT 2 =1
VR 1 VOL =
R2
R2
R2

(12.1.8.)

Poveenjem ulaznog napona preko ove granice izlaz komparatora menja stanje i postaje
Vi = VOH . Dalje poveanje ulaznog napona ne utie na promenu napona na izlazu. Pri
smanjenju ulaznog napona napon na pozitivnom prikljuku diferencijalnog komparatora
iznosi:
=
V + Vu

R2
R1
+ VOH
R1 + R2
R1 + R2

(12.1.9.)

Da bi komparator promenio vrednost potrebno je da bude ispunjeno V + < V . Zamenom

izraza 12.1.9. u prethodnu nejednakost dobija se:
Vu

R2
R1
R + R2
R
+ VOH
< VR Vu < 1
VR 1 VOH
R1 + R2
R1 + R2
R2
R2

Dakle najmanji ulazni napon koji se i dalje smatra kao napon logike jedinice, odnosno prag
okidanja komparatora pri smanjenju ulaznog napona iznosi:
R + R2
R
VIH =
VT 1 =1
VR 1 VOH =
(k + 1)VR kVOH
R2
R2

(12.1.10.)

irina histerezisa, poloaj centra histerezisa kao margine uma dati su izrazima:
VH = VT 2 VT 1 = k (VOH VOL )
VCH =
(VT 2 + VT 1 ) / 2 =
(k + 1)VR k (VOH + VOL ) / 2
NM1= VOH VIH= VOH (k + 1)VR + kVOH= (k + 1)(VOH VR )
NM 0 =
VIL VOL =
kVOL VOL + (k + 1)VR =
(k + 1)(VR VOL )
Karakteristika prenosa analiziranog neinvertujueg mitovog kola je prikazana na Slici
12.1.3.
Vi
VOH

VH
VOL
VT1

VCH

VT2

Vu

Slika 12.1.3. Karakteristika prenosa neinvertujueg mitovog kola

Zadatak 12.2.
Za mitovo kolo sa spregnutim emitorima prikazanon na Slici 12.2.1. odrediti VOL , VOH ,
napone praga okidanja ( VT 1 , VT 2 ), irinu i poloaj centra histerezisa. Parametri tranzistora
su: VBE = 0.7V , VCES = 0.1V , VBES = 0.8V , F = 100 . Ostali parametri kola su:
=
R1 3.9k , =
R2 2.6k , RE= 1k i VCC = 5V .
VCC

R1

R2
vI

vU

Q1

Q2
VE

RE

Slika 12.2.1. mitovo kolo sa spregnutim emitorima

REENJE:
Zbog pozitivne povratne sprege u ustaljenom reimu e provoditi samo jedan od tranzistora.
Neka je napon na ulazu dovoljno nizak da je tranzistor Q1 zakoen. U tom sluaju tranzistor
Q2 provodi. Pretpostavimo da tranzistor Q2 provodi u reimu zasienja. Kako za tranzistor Q2
vai I=
E 2 I C 2 + I B 2 pod pretpostavkom da provodi u reimu zasienja vai:
VE VCC VBES VE VCC VCES VE
=
+
RE
R1
R2

Odakle se dobija izraz za napon na emitorima tranzistora:

VCC VBES VCC VCES
+
R1
R2
=
VE =
1.8V
1
1
1
+
+
R1 R2 RE

Struje baze i kolektora tranzistora Q2 u tom sluaju iznose:

IC 2
=

VCC VBES VE
VCC VCES VE
0.62mA
1.15mA i I B 2 =
==
R1
R2

Kako je IC 2 < F I B 2 to tranzistor Q2 zaista provodi u zasienju.

Izlazni napon u ovom sluaju je nizak i iznosi:
VOL =
VE + VCES =
1.9V
Poveanje ulaznog napona ne utie na promenu izlaza sve dok je tranzistor Q1 zakoen. Kada
ulazni napon poraste dovoljno da tranzistor Q1 provede on pocinje da krade baznu struju
tranzistora Q2 koji poinje da se koci. Smanjenjem bazne struje tranzistora Q2 smanjuje se
njegova emitorska struja pa tranzistor Q1 poinje da provodi veu struju to dodatno
smanjuje baznu struju stranzistora Q2 . Na ovaj nain je ostvarena pozitivna povratna sprega
kojom se vrlo brzo tranzistor Q2 dovodi u zakoenje. Dakle ulazni napon pri kojem se
ukljuuje tranzistor Q1 koji dovodi do ove promene moe se smatrati i kao najvei napon koji
predstavlja logiku nulu na ulazu iznosi:
VIL =VT 2 =VE + VBE =2.5V

(12.2.1.)

Napon na izlazu u tada ima visoku vrednost i iznosi:

VOH
= V=
CC 5V
Neka sada ulazni napon pone da opada. S obzirom da tranzistor Q1 provodi napon na
njegovom bazno emitorskom spoju je malo promenljiv, pa prema tome i napon na
zajednikom emitorskom spoju pone da opada. Opadanje napona na emitorskom spoju
dovodi do opadanja kolektroske struje tranzistora Q1 pa samim tim i do porasta napona na
njegovom kolektoru odnosno bazi tranzistora Q2 . Dakle opadanjem ulaznog napona, napon
na bazi tranzistora Q2 raste dok napona na njegovom emitoru opada to dovodi do porasta
napona na njegovom bazno emitorskom spoju. U jednom trenutku tranzsitor Q2 poinje da
provodi. Dalji pad napona na ulazu dovodi do sve jae polarizacije tranzistora Q2 koji
poinje da provodi deo struje tranzistora Q1 to dovodi do njegovog koenja odnosno
dodatnog poveanja potencijala na njegovom kolektoru odnosno na bazi tranzistora Q2 .
Ostvarena povratna sprega ubrzo dovodi do zakoenja tranzistora Q1 . Napon pri kojem se
ukljuuje tranzistor Q2 dovodi do promene stanja i predstavlja najmanji ulazni napon koji se
i dalje smatra kao napon logike jedinice na ulazu. U trenutku ukljuenja tranzistora Q2 ,
napon kolektorsko emitorskog spoja tranzistora Q1 iznosi VCE
=
1 VBE > VCES to zani da
tranzistor radi u DARu. Prema tome kolektroska i emitorska struja tranzistora Q1 su priblino
jednake pa napon na zajednikom emitorkom spoju iznosi:
=
VE

VCC VCE1
VCC VBE
=
RE =
RE 0.88V
R1 + RE
R1 + RE

Ulazni napon pri kojem dolazi do ukljuenja tranzistora Q2 iznosi:

VIH =VT 1 =VE + VBE =1.6V

(12.2.2.)

Na osnovu izraza 12.2.1. i 12.2.2. za napone pragova jednostavno se odreuju irina i poloaj
centra histerezisa:
VH = VT 2 VT 1 = 0.9V
VCH =
(VT 2 + VT 1 ) / 2 =
2.05V
Zadatak 12.3.
Odrediti napone praga okidanja, irinu i poloaj centra histerezisa za mitovo kolo prikazano
na Slici 12.3.1. Invertor sainjen od tranzistora M1 i M 2 je takav da mu je prag okidanja
podeen na VDD / 2 .
VDD=2.5V

M4
6/1

M2
12/1
vU

vI

vX

M3
2/1

M1
4/1

Slika 12.3.1. mitovo kolo sa MOS tranzistorima

REENJE:
Osnovna ideja iza funkcionisanja mitovog kola prikazanog na Slici 12.3.1. je da napon
praga okidanja CMOS invertora zavisi od odnosa ekvivalentnih irina tranzistora u pull-up i
pull-down mrei. Modifikovanjem ekvivalentnih irina pull-up i pull-down mree u
zavisnosti od izlaznog napona postie se pomeranje pragova i dobija se histerezisna
karakteristika. Prag okidanja CMOS invertora iznosi:

VS =

VDS SATp k p VDS SATp p Cox (W / L) p

(W / L) p
rVDD
, gde je r =
=
= k
1+ r
VDS SATn kn VDS SATn nCox (W / L)n
(W / L)n
7

Vrednost konstante k se moe odrediti iz uslova za prag okidanja prvog invertora:

VS=
1
r1 =k

r1VDD VDD
=
r=
1 1
1 + r1
2

(W / L)2
12 /1
1
=k
=3k =1 k =
(W / L)1
4 /1
3

Pretpostavimo da je u poetnom trenutku napon na ulazi jednak vU = 0 tako da je tranzistor

M1 zakoen. Tada je ukljuena pull-up mrea pa je napon na internom voru v X = VDD .
Napon na izlazu mitovog kola je zbog izlaznog invertora jednak:
VOL = 0
Kako je izlazni napon jednak 0 to je zbog povratne sprege tranzistor M 4 ukljuen dok je
tranzistor M 3 zakoen. U pull-up mrei su dakle ukljueni tranzistori M 2 i M 4 koji
odravaju visoku vrednost napona na internom voru. Tranzistor M 3 je zakoen dokle god je
izlazni napon na niskom nivou i ne uestvuje u pull-down mrei. Sa poveanjam ulaznog
napona izlaz se ne menja sve dok ulazni napon ne dostigne prag okidanja invertora koji ine
tranzistori M1 , M 2 i M 4 . Prag okidanja u ovom sluaju predstavlja najveu vrednost koja
se moe smatrati kao logika nula na ulazu i iznosi:
rT 2 =
k

(W / L)2 + (W / L)4 3
r V
3
= VT 2 =T 2 DD =VDD =
1.5V
(W / L)1
2
1 + rT 2
5

(12.3.1.)

Pri poveanju ulaznog napona preko ove vrednosti tranzistor M 2 se koi a tranzistor M1
poinje da provodi. Napon v X se smanjuje i pada ispod napona praga izalznog invertora to
dovodi promene napona na izlazu sa niske na visoku vrednost. Ova promena dalje dovodi do
zakoenja tranzistora M 4 i ukljuenja tranzistora M 3 ime se dodatno ubrzava prelazni
proces. Dalje poveanje ulaznog napona ne dovodi do promene napona na izlazu. Dok god je
napon na izlazu jednak naponu napajanja tranzistor M 3 vodi dok je tranzistor M 4 zakoen i
ne uestvuje u pull-up mrei. Smanjivanjem napona na ulazu izlaz se ne menja sve dok se ne
dostigne prag okidanja invertora sainjenog od tranzistora M1 , M 3 i M 2 . Prag okidanja u
ovom sluaju predstavlja najmanju vrednost koja se moe smatrati kao logika jedinica na
ulazu i iznosi:
rT 1 =
k

r V
(W / L)2
2
2
= VT 1 =T 1 DD = VDD =
1V
(W / L)1 + (W / L)3 3
1 + rT 1 5

(12.3.2.)

Na osnovu izraza 12.3.1. i 12.3.2. za napone pragova jednostavno se odreuju irina i poloaj
centra histerezisa:
VH = VT 2 VT 1 = 0.5V
VCH =
(VT 2 + VT 1 ) / 2 =
1.25V