Bab 5 Flip Flop
Bab 5 Flip Flop
MATERI TEORI
FLIP-FLOP
MATERI
1. Rangkaian Dasar Flip-Flop
Clocked SC Flip-Flop
D Flip-Flop
JK Flip-Flop
Jika input S = 1, R = 1,
halaman :
By : christofel harianja
1.1 Flip-Flop dengan NAND Gate
a. Truth Table
S
0
1
0
1
R
0
0
1
1
OUTPUT
Tidak menentu
Q=0
Q=1
termemori
R
0
0
1
1
OUTPUT
termemori
Q=1
Q=0
Tidak menentu
Penjelasan
Jika input S =1, input C =0, maka output Q =1
Jika input S =0, input C =1, maka output Q = 0
halaman :
By : christofel harianja
Jika input S= 1 , input C =1, maka output Q adalah tak
menentu
Jika Input S = 0, Input C =0, maka output Q adalah sama
dengan kondisi output sebelumnya ( termemori )
1.3
Symbol RS FF
Input C
Output Q
Penjelasan
Pada kondisi awal input S = 0, C = 0, maka Output Q = 0. Kemudian
Input S =1, sedangkan C = 0, maka output Q = 1. Kondisi berikut
halaman :
By : christofel harianja
input S = 0, input C = 0, maka output Q tetap ( termemori ),
Demikian kondisi ini selanjutnya terlihat pada gambar.
2. Jenis Jenis Flip Flop
SC Flip-Flop
Clock SC Flip-Flop
JK Flip-Flop
D Flip-Flop
CLK
Q` Diagram )
2.1.1 Rangkaian dasarC ( logic
R
Q
Materi kuliah Elektronika Digital ( Flip-Flop)
5 -4
halaman :
By : christofel harianja
2.2 JK Flip-Flop
Symbol JK - FF
yang
Flip-flop
jika
diinginkan
kapan
saja
disamping
dia
halaman :
By : christofel harianja
Analisa Output JK - FF
Clock
K
Q
2.3 D Flip-Flop
2.3.1 Symbol D FF
D Flip-Flop
demikian
juga
bila
diinginkan
menggunakn
sesuai dengan
reset
tanpa
seperti terlihat
halaman :
By : christofel harianja
D
Q
halaman :
By : christofel harianja
halaman :