I.

II.

TUJUAN
Setelah percobaan , praktikan diharapkan dapat :
o Membuat rangkaian Flip-flop RS Clock, dan Flip-flop JK
o Menyelidiki cara kerja ketiga flip-flop tersebut
o Menyusuntabel kebenarannya
o Menggambarkan bentuk gelomang outpu-input

DASAR TEORI
Flip-flop adalah rangkaian utama dalam logika sekuensial. Counter, register serta
rangkaian sekuensial lain disusun dengan menggunakan flip-flop sebagai komponen
utama. Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya
rangkaian ini mampu melakukan proses penyimpanan data sesuai dengan kombinasi
masukan yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai
dengan kombinasi masukan yang diberikan.
MACAM MACAM FLIP/FLOP/BISTABLE
1. Flip Flop RS
Flip-flop RS pada simbol ini memiliki input aktif low/nol yang ditunjukkan dengan
adanya gelembung-gelembung kecil pada input R dan S. Tidak seperti gerbang logika,
flip-flop memiliki dua output komplementer. Output tersebut diberi label Q dan Q.
Output Q dianggap merupakan output normal, dan dalam kondisi normal kedua output
selalu merupakan komplementer.Karena fungsi flip-flop memegang data sementara, maka
flip-flop ini sering disebut RS Latch Flip-Flop.yang lain. RS-FF adalah flip-flop dasar
yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi logika 1 dan R
diberi RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q
(atasnya digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu
dengan logika 0, maka output Q akan berada pada logika 0 dan Q notpada logika 1. Bila
R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q
berada pada logik 1 dan Q notpada logika 0.
2. RS FLIP FLOP

RS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock.
Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0,
maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada
output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada
input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.
Tabel kebenarannya:
S

Qn +1

Qn

terlarang

Keterangan:
Qn = Sebelum CK
Qn +1 = Sesudah CK
3. JK FLIP FLOP
Flip-flop J-K merupakan penyempurnaan dari flip-flop R-S terutama untuk mengatasi
masalah osilasi, yaitu dengan adanya umpan balik, serta masalah kondisi terlarang , yaitu
pada kondisi masukan J dan K berlogika 1 yang akan membuat kondisi keluaran menjadi
berlawanan dengan kondisi keluaran sebelumnya atau dikenal dengan istilah toggle.
Sementara untuk keluaran berdasarkan kondisi-kondisi masukan yang lain semua sama
dengan flip-flop R-S.

Gambar 3.5. Flip-flop J-K

JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena
terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini

memiliki 3 buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk
menyusun JK FF adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya
dapat dilihat pada Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF
sebelumnya yaitu JK FF tidak mempunyai kondisi terlarang artinya berapapun input yang
diberikan asal ada clock maka akan terjadi perubahan pada output.
JK Flip-Flop mempunyai 3 inputanyaituterdiridari :
-J
-K
- Clock

III.

ALAT dan BAHAN

1. Papan percobaan dasar-dasar logika
2. Modul terminal IC
3. Power supply DC : 15 V

4. Kabel penghubung secukupnya

IV.

LANGKAH KERJA
1. Buat rangkaian seperti gambar di bawah ini, gunakan LED sebagai enunjukan
keluarannya.
2. Amati cara kerjanya dan lengkapi tabell data percobaan untuk masing-masing flipflop.

Gambar 1. Flip-flop RS

Gambar 2. Flip-flop RS clock

Ganbar 3. Flip-flop JK

Table Kebenaran Flip-flop RS

Tabel Kebenaran Flip-flop RS clock

Cp

Q1

Q2

Q1

Q2

Tabel kebenaran Flip-flop JK

Cp