Anda di halaman 1dari 7

Flip-Flop

Definisi Flip-Flop
Flip-flop adalah keluarga Multivibrator yang mempunyai dua keadaaan stabil atau disebut
Bistobil Multivibrator. Rangkaian flip-flop mempunyai sifat sekuensial karena sistem kerjanya
diatur dengan jam atau pulsa, yaitu sistem-sistem tersebut bekerja secara sinkron dengan deretan
pulsa berperiode T yang disebut jam sistem (System Clock atau disingkat menjadi CK). Seperti
yang ditunjukkan dalam gambar

Keluaran dari pembangkit pulsa yang digunakan sebagai deretan pulsa untuk sinkronisasi suatu
sistem digital sekuensial Lebor pulsa tp diandaikan kecil terhadap T
Berbeda dengan uraian materi sebelumnya yang bekerja atas dasar gerbang logika dan
logika kombinasi, keluarannya pada saat tertentu hanya tergantung pada harga-harga masukan
pada saat yang sama. Sistem seperti ini dinamakan tidak memiliki memori. Disamping itu bahwa
sistem tersebut menghafal hubungan fungsional antara variabel keluaran dan variabel masukan.
Sedangkan fungsi rangkaian flip-flop yang utama adalah sebagai memori (menyimpan informasi)
1 bit atau suatu sel penyimpan 1 bit.
Selain itu flip-flop juga dapat digunakan pada Rangkaian Shift Register, rangkaian Counter dan
lain sebagainya.
Macam - macam Flip-Flop:
1.

RS Flip-Flop

2.

CRS Flip-Flop

3.

D Flip-Flop

4.

T Flip-Flop

5.

J-K Flip-Flop

ad 1. RS Flip-Flop
RS Flip-Flop yaitu rangkaian Flip-Flop yang mempunyai 2 jalan keluar Q dan Q (atasnya
digaris). Simbol-simbol yang ada pada jalan keluar selalu berlawanan satu dengan yang lain. RSFF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set). Bila S diberi
logika 1 dan R diberi logika 0, maka output Q akan berada pada logika 0 dan Q not pada logika
1. Bila R diberi logika 1 dan S diberi logika 0 maka keadaan output akan berubah menjadi Q
berada pada logik 1 dan Q not pada logika 0.
Sifat paling penting dari Flip-Flop adalah bahwa sistem ini dapat menempati salah satu dari dua
keadaan stabil yaitu stabil I diperoleh saat Q =1 dan Q not = 0, stabil ke II diperoleh saat Q=0
dan Q not = 1 yang diperlihatkan pada gambar berikut:

Yang dimaksud kondisi terlarang yaitu keadaaan yang tidak diperbolehkan kondisi output
Q sama dengan Q not yaitu pada saat S=0 dan R=0. Yang dimaksud dengan kondisi memori
yaitu saat S=1 dan R=1, output Q dan Qnot akan menghasilkan perbedaan yaitu jika Q=0 maka
Qnot=1 atau sebaliknya jika Q=1 maka Q not =0.

ad 1. CRS Flip-Flop

CRS Flip-flop adalah clocked RS-FF yang dilengkapi dengan sebuah terminal pulsa clock.
Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka
perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan
Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat
mengakibatkan perubahan pada output Q dan Q not.
ad 3. D Flip-Flop
D flip-flop adalah RS flip-flop yang ditambah dengan suatu inventer pada reset inputnya.
Sifat dari D flip-flop adalah bila input D (Data) dan pulsa clock berlogik 1, maka output Q akan
berlogik 1 dan bilamana input D berlogik 0, maka D flip-flop akan berada pada keadaan reset
atau output Q berlogik 0.

ad 4. T Flip-Flop

Rangkaian T flip-flop atau Togle flip-flop dapat dibentuk dari modifikasi clocked RSFF,
DFF maupun JKFF. TFF mempunyai sebuah terminal input T dan dua buah terminal output Q
dan Qnot. TFF banyak digunakan pada rangkaian Counter, frekuensi deviden dan sebagainya.
ad 5. J-K Flip-Flop
JK flip-flop sering disebut dengan JK FF induk hamba atau Master Slave JK FF karena

terdiri dari dua buah flip-flop, yaitu Master FF dan Slave FF. Master Slave JK FF ini memiliki 3
buah terminal input yaitu J, K dan Clock. Sedangkan IC yang dipakai untuk menyusun JK FF
adalah tipe 7473 yang mempunyai 2 buah JK flip-flop dimana lay outnya dapat dilihat pada
Vodemaccum IC (Data bookc IC). Kelebihan JK FF terhadap FF sebelumnya yaitu JK FF tidak
mempunyai kondisi terlarang artinya berapapun input yang diberikan asal ada clock maka akan
terjadi perubahan pada output.

Karakteristik Flip-flop
Flip-flop memiliki 2 karakteristik, yaitu
1. Flip-flop yang merupakan peralatan bistable yang berarti memiliki dua kondisi tetap
yaitu 0 dan 1. Rangkaian ini dapat menyimpan dan mengingat suatu informasi bit
binner yang mengakibatkan apabila suatu sinyal input membuat kondisi 1 maka kondisi
1 ini akan terus disimpan hingga ada sinyal input baru yang mengubahnya menjadi 0
atau dari 0 menjadi 1.
2. Flip-flop yang mempunyai dua output yang salah satu outputnya merupakan komplemen
output yang lain.

Rangkaian Flip-flop

Dalam rangakain flip-flop, terdapat flip-flop yang tidak menggunakan clock seperti
RS latch dan D latch. Sedangakan yang menggunakan clock adalah RS flip-flop, D
flip-flop, dan JK flip-flop.

Clock adalah sinyal yang memiliki periode yang dapat digunakan untuk mengatur urutan
sinkronisasi pada rangkaian digital.
1.

RS Latch dan RS Flip-flop

Perbedaan antara RS latch dan RS flip-flop terletak pada ada atau tidaknya input pulsa clock ke
dalam rangkaian. Pada RS flip-flop, pulsa clock digunakan untuk sinkronisasi terhadap kerja
rangkaian, sedangakan hasil output akan sama. Di bawah ini adalah tabel keadaannya.
Present State
Input
Q
R
S
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Persamaan karakteristik RS flip-flop : Q = S + Rq
2.

Next State
Q
0
1
0
1
1
1
0
1

Q
1
0
1
0
0
0
1
0

D Latch dan D flip-flop

D Latch intinya sama dengan RS flip-flop, tetapi yang membedakan adalah R dan S dibuat
dengan mempunyai nilai yang berlawanan dan sebuah input D. Pada D latch pulsa clock diganti
dengan tambahan gerbang yang merupakan enable gate. Di bawah ini adalah gambar logika dan
tabel kebenaran dari D latch.
D
X
0
1
Pada D flip-flop juga

G
0
1
1
intinya sama dengan

Q
Q
q
q
0
1
1
0
RS flip-flop, namun sama juga dengan D latch yang

inputnya dibuat dengan mempunyai nilai yang berlawanan. Yang membedakan D latch dengan D
flip-flop adalah D flip-flop memiliki pulsa clock dalam rangkaiannya. Output yang dihasilkan
akan berganti saat terjadi transisi kondisi clock. Transisi kondisi ini ada dua macam, yaitu

possitive edge trigerring yang artinya transisi kondisi clock dari L ke H dan negative edge
trigerring yang artinya transisi kondisi clock dari H ke L. Di bawah ini adalah gambar logika dan
tabel kebenaran dari D flip-flop.
q (present state)
D
0
0
0
1
1
0
1
1
Persamaan karakteristik D flip-flop : Q = D
3.

Q (next state)
0
1
0
1

Q(next state)
1
0
1
0

JK Flip-flop

JK flip-flop tidak mempunyai banyak perbedaan dengan RS flip-flop, tetapi suatu keunggulan
dari JK flip-flop yang tidak dimiliki flip-flop lain adalah mempunyai kondisi toogle. Toogle
adalah suatu kondisi dimana ketika input dari J dan K keduanya bernilai 1, maka outputnya
akan berganti-ganti 0 dan 1 setiap transisi kondisi clocknya. Di bawah ini adalah gambar
logika dan tabel keadaan dari JK flip-flop.
q (present state)
J
K
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
Persamaan karakteristik JK flip-flop : Q = Jq + Kq

Q (next state)
0
0
1
1
1
0
1
0