2/9/2010

Modul 8

1.Definisi
Phase Lock Loop adalah suatu osilator dimana
frekuensi keluarannya diatur atau dikendalikan oleh
frekuensi sinyal luar .

TE 36
3623
23
Elektronika Komunikasi

e = s o

PLL
(Phase Lock loop)
Program Studi S1 Teknik Telekomunikasi
Jurusan Teknik Elektro - Sekolah Tinggi Teknologi Telkom
Bandung 2008
TE3623 - Elektronika Komunikasi - Phase Lock Loop

2.Prinsip kerja

Loop dalam keadaan terkunci jika frekuensi sinyal

masukan(referensi) dan frekuensi VCO identik (fS = fO);
Serta beda fasa relatif e = s o, ditentukan oleh
karakteristik detektor fasa dan oleh penyimpangan fS dari
frekuensi free running ff (yang didefenisikan dengan
tegangan kendali Vd = 0 ) dari VCO.
Kalau sinyal masuk mempunyai fS = ff , tegangan
kendali ke VCO akan tetap sama dengan nol. Fasa o
dari VCO akan mengatur sendiri untuk menghasilkan
beda fasa e = s o, yang akan menghasilkan keluaran
nol pada detektor fasa (e = 0, s = o ). Sudut e
mungkin 90 atau 180 , tergantung pada jenis rangkaian
detektor fasa.
TE3623 - Elektronika Komunikasi - Phase Lock Loop

Jika frekuensi masuk berubah sehingga fs ff, beda

fasa e harus cukup berubah untuk menghasilkan
tegangan kendali Vd yang akan menggeser frekuensi
VCO ke
fo = fs . Daerah frekuensi
yang
dimungkinkan oleh pengendalian tersebut merupakan
fungsi dari komponen komponen loop.

Suatu pembagi frekuensi yang dapat dipilih dapat

disisipkan ke dalam loop antara titik a dan b . Kalau
perbandingan pembagi sama dengan n, frekuensi VCO
fo = n.fs , tetapi tegangan/fasa yang diumpan balikkan
ke detektor fasa mempunyai fasa = o . Dengan ini berarti
VCO dapat membangkitkan kelipatan frekuensi masuk
dengan hubungan fasa yang teliti antara dua tegangan.
TE3623 - Elektronika Komunikasi - Phase Lock Loop

2/9/2010

3.Jenis Detektor Phasa :

 Detektor Phasa Sinusoidal :

Detektor Phasa Segitiga

Ve

Ve

Ve =2A / .e
Kd = Ve / e = 2A /

Ve = kd sin e, dimana e = s o
jika : e <<Ve, Ve = kd.
e, kd = Ve/ e
dimana Kd = konstanta detektor fasa (Volt / rad)
jika fasa masukan dan fasa keluaran berubah terhadap waktu dan frekuensi,
maka: dalam domain s (= j2f)
Ve(s) = kd.e(s)
5

TE3623 - Elektronika Komunikasi - Phase Lock Loop

jika fasa masukan dan fasa keluaran berubah terhadap waktu

dan frekuensi, maka: (dalam domain s = j2f)
Ve(s) = kd.e(s)
TE3623 - Elektronika Komunikasi - Phase Lock Loop

4.Filter LPF tanpa penguatan (pasif) :

Detektor Phasa Gigi gergaji

Ve

Ve =

Ve =
kd =

. e

Konstanta waktu :
. e

Ve

A volt

)
rad

= RC

F (s) =

jika fasa masukan dan fasa keluaran berubah terhadap waktu dan
frekuensi, maka: (dalam domain s = j2f)  Ve(s) = kd.e(s)
TE3623 - Elektronika Komunikasi - Phase Lock Loop

1
1 + 1s

TE3623 - Elektronika Komunikasi - Phase Lock Loop

2/9/2010

5.Filter Lead-Lag :

6.Filter dengan penguat :

Konstanta waktu :

Konstanta waktu :

= R 1C

= R 2C

F (s) =

1 = R1C
2 = R2 C

1 + 2s
1 + ( 1 + 2 ) s

F (s) =
9

TE3623 - Elektronika Komunikasi - Phase Lock Loop

k a (1 + 2 s)
1 + ( 1 (1 k a ) + 2 ) s

TE3623 - Elektronika Komunikasi - Phase Lock Loop

10

Phasa keluaran VCO :

7.VCO (Voltage Controled Oscillator):

fo

o (t ) =

( t ) dt

o
t

ff

o (t ) =

Vd

+ k o .V d ) dt

Vd

o (t ) = f t +

.V d dt

f o = f f + k ' o .V d , apabila k o = 2 .k o ' (rad/V),

diambil

k
0

11

perubahan

fasanya

o (t ) =

maka :
o = f + k o .V d = f +
TE3623 - Elektronika Komunikasi - Phase Lock Loop

jika

.V d dt o ( s ) =

saja , maka :

k o .V d
s

TE3623 - Elektronika Komunikasi - Phase Lock Loop

12

2/9/2010

Fasa keluaran VCO, kita lihat sistem PLL :

e(s)

Ka;F(s)

Ve(s)
Phase
Detector
Kd

Loop
Filter

Fungsi Transfer (fasa)Lingkar Terbuka PLL :

o(s)

Vd

T(s)

VCO
Ko
Ka;F(s)
e(s)

k o .V d
k
0(s ) =
= o [V e ( s ). k a . F ( s ) ]
s
s
ko
0(s ) =
[k d . e ( s ). k a . F ( s ) ]
s
e (s)
0 ( s ) = k o .k d .k a .
.F ( s )
s
e (s)
0(s ) = k v .
.F ( s )
s
dimana :
k = k .k .k

e (s)

T (s) =

Ko
Vd

VCO

o(s)

o (s)
(s).F(s)
= kd .ka .ko. e
e (s)
e (s).s

kv.F(s)
s
dimana o (s) = e (s).T (s)

diperoleh T (s) =

TE3623 - Elektronika Komunikasi - Phase Lock Loop

s (s)

Loop
Filter

13

TE3623 - Elektronika Komunikasi - Phase Lock Loop

14

Asumsi menggunakan Filter tipe nomor 2 :

T(s)

o (s)

+
-

o (s)

o (s)
e (s)
e ( s ) = s ( s ) o (s )
o (s ) = T (s )[ s (s ) o (s )]
o (s )[1 + T (s )] = T (s ) s (s )
T (s )
(s )
H (s ) = o
=
s (s ) 1 + T (s )
T (s) =

Fungsi transfer (fasa) Lingkar

Tertutup PLL :

k v .F ( s )
H (s) =
s + k v .F ( s )
TE3623 - Elektronika Komunikasi - Phase Lock Loop

15

F (s) =

1 + 2s
1 + ( 1 + 2 ) s

TE3623 - Elektronika Komunikasi - Phase Lock Loop

16

2/9/2010

dimana p 1 , 2 = j n

sehingga :
H (s ) =

H (s ) =
H (s ) =
H (s ) =

H (s ) =

H (s ) =

1 + 2s
k v
1 + ( 1 + 2 ) s
1 + 2 s
s + k v
1 + ( 1 + 2 ) s
. (1 + 2 s
+ 2 ) s ]s + k
k

[1

+ (

. (1 + 2 s
+ 2 )s 2 + k
k

s + (
(

k v
+
k v
+

+
+

1
1

2
2

Pole dapat dinyatakan :

)s
)s

. (1 +

)
v

2 s +

)
+ k v

k v . (1 + 2 s )
) s 2 + (1 + k v

1 + (
1 + (

)s + k

+ 2 . .

s +

0 atau

= 0

sehingga

1 + 2 s
1 + k v 2
s +
2 + 1

1 + 2 s

( s + p 1 )( s +

2
n

k v
+

)
17

TE3623 - Elektronika Komunikasi - Phase Lock Loop

k v
+
2

1
k v

TE3623 - Elektronika Komunikasi - Phase Lock Loop

18

Keterangan gambar:

Respon alami sistem orde 2:

o (t ) = A.e p t + Be p t
1






Mp
tp
tr
ts

: Maksimum overshoot
: peak time
: rising time (respon 0.1 0.9)
: settling time (waktu steady
state)
Kriteria steady state:
4
 2%

ts =

 5%


TE3623 - Elektronika Komunikasi - Phase Lock Loop

19

.n

ts =

.n

Zeta = ratio redaman

TE3623 - Elektronika Komunikasi - Phase Lock Loop

20

2/9/2010

Daerah kuncian / tracking :

Daerah dimana frekuensi free running masih mampu
mengejar perubahan frekuensi luar.
f max = max
f max = k o . k a .V e
f max = k o . k a . k d .V e
ff

f f f min

f f + f max

max = k v . e max = k v .

Ve

21

max

TE3623 - Elektronika Komunikasi - Phase Lock Loop

Type 2 Second Order Step Response

f max = k v . e max

= Batas Maksimal Daerah Kuncian

22

TE3623 - Elektronika Komunikasi - Phase Lock Loop

8.9. Kegunaan PLL :



Untuk detektor phasa segitiga :

= k v . e max = k v .

8.9.1 Frequency Syntesizer :

f R , R

c 0
f o , o

Untuk detektor phasa sinusoidal :

= k v . e max = k v .


f o = f R .N

fo
N

Untuk detektor phasa gigi gergaji :

= k v . e max = k v .

Jika lock :

TE3623 - Elektronika Komunikasi - Phase Lock Loop

23

=
'=

fo
N

f R , R

TE3623 - Elektronika Komunikasi - Phase Lock Loop

24

2/9/2010

Langkah-langkah Perancangan PLL

(dengan filter lead-lag):

8.9.2 Modulator dan Demodulator:

8.9.2.1 PLL sebagai Modulator FM :
fR

1.

fo

Dari spesifikasi PLL (maksimum overshoot dan setling

time), tentukan nilai dan n

fo

Tentukan Kv

3.

Dari persamaan

4.

Dari persamaan

5.
TE3623 - Elektronika Komunikasi - Phase Lock Loop

Pilih harga C

tentukan

kv

1 +

26

TE3623 - Elektronika Komunikasi - Phase Lock Loop

ts =

n =

3
3
=
= 3,75.103 rad
det ik
ts 0,8.103

0,5V / rad

dari

k a = 10

=
7

ko = 10 rad / V

kv

n = 3 , 75 . 10 3 =

100kHz

dari soal diatas, overshot< 20 % , nilai < 5% dicapai pada saat :

Rancanglah PLL jika diinginkan :

Overshot < 20%, pada settling time : 1ms dengan kriteria 5%

f s = 100kHz

1
tentukan
kv

dan 2 = R 2 .C cari R1 dan R 2

1 = R1 .C

25

Contoh perancangan PLL :

kv = kd .ka .ko .k n , dimana k n =

N

2.

1 + 2
2

didapatkan :

kv

f o = 2 s d 3MHz

TE3623 - Elektronika Komunikasi - Phase Lock Loop

k v = k d .k a .k o .k n
27

dimana

kn =

TE3623 - Elektronika Komunikasi - Phase Lock Loop

1
N
28

2/9/2010

Lat Soal

asumsi bahwa dihitung pada saat n =25 fo =2,5 MHz, sehingga:

kv = 0,5.10.107 / 25 = 0,2.107
dari
dari

Suatu PLL tipe 2 orde kedua yang digunakan sebagai frequency

synthesizer mempunyai blok diagram sbb:
Kd=0,5V/rad
Ka=40

1
n
3
2 + 2 = 23 . 10 dtk
2
k

n =

kv

1 + 2

1 = 0 , 097 dtk
Ko=(107) rad/V

Dimana:
 1 = R1.C = 0.097 detik diasumsikan bahwa C = 0,5 F maka
R1 = 194 k
 2 = R2.C = 0,033 detik , maka didapatkan R2 = 650

TE3623 - Elektronika Komunikasi - Phase Lock Loop

1.

2.
29

TE3623 - Elektronika Komunikasi - Phase Lock Loop

Kesimpulan

30

Parameter PLL

Detector Phasa
 VCO (Voltage Controlled Oscillator)
 Filter (LPF)
 Perancangan PLL
 Aplikasi PLL

Free Running Frequency

 Locked Range
 Tracking Range
 Lock-up Time

TE3623 - Elektronika Komunikasi - Phase Lock Loop

Jika kita mempunyai osilator kristal dengan frekuensi fXTAL=10.2 MHz

dan diinginkan frekuensi keluaran frequency synthesizer fo = [88;
88,2; 88,4; 88,6; .............; 107,6; 107,8; 108] MHz, tentukanlah
besarnya pembagi awal R dan rentang pembagi variable N!
Jika tersedia kapasitor C = 1 nF, rancanglah PLL tersebut agar
terpenuhi maximum overshoot 20 % dan error maximum 2 % saat
settling time ts = 0,25 ms!

31

TE3623 - Elektronika Komunikasi - Phase Lock Loop

32