Anda di halaman 1dari 9

PRAKTIKUM ELEKTRONIKA TELEKOMUNIKASI

PHASE LOCKED LOOP


Disusun untuk memenuhi tugas
Mata Kuliah Praktikum Elektronika Telekomunikasi
Semester 4

PEMBIMBING :

Lis Diana M, ST, MT.

Kelompok 3
JTD 2B
Annisau Saidah
Fajar Muhammad F
Kaleka Panji G
Kendy Siswoyo
Prisma Verninda

(06 / 1341160049)
(0 / 134116006)
(1 / 13411600)
(17 / 1341160058)
(13 / 1341160018)

JARINGAN TELEKOMUNIKASI DIGITAL


TEKNIK ELEKTRO
POLITEKNIK NEGERI MALANG
2015

PHASE LOCKED LOOP


1.1. Tujuan Praktikum
1. Untuk menghubungkan suatu rangkaian phase locked loop (PLL) dan mengamati
pemakaiannya dalam FM demodulator.
2. Untuk menghitung, dan membuktikan melalui eksperimen tentang PLL free running
frequency, lock range, dan capture range.
1.2.

Peralatan yang Digunakan


1. Modul Phase Locked Loop
2. Osiloskop
3. Generator fungsi
4. Power Supply
5. Passive Probe
6. Multimeter digital
7. Konektor BNC to BNC
8. Konektor BNC to Banana
9. Konektor Banana to Banana
10. Konektor T
11. Plug

1 buah
1 buah
1 buah
1 buah
1 buah
1 buah
2 buah
2 buah
4 buah
1 buah
Secukupnya

Gambar 1. Modul Phase Locked Loop (PLL)


1.3.

Teori Dasar
Phase Locked Loop adalah suatu kumpulan rangkaian yang dihubungkan seperti
ditunjukkan pada Gambar 8.1.

PLL terdiri dari 3 rangkaian dasar:


Voltage controlled oscillator
Rangkaian detektor fasa yang membandingkan output VCO dengan sinyal referensi.
Detektor fasa menghasilkan tegangan output error dengan polaritas dan amplitudo yang
bergantung pada jumlah dan besar frekuensi/perbedaan fasa antara dua sinyal.

Gambar 8.1 Prinsip dasar PLL


Low pass filter yang menghhilangkan noise yang mungkin muncul pada sisi output detektor
fasa. LPF juga mencegah terjadinya hunting pada PLL.
PLL digunakan dalam penalaan TV, sistem horizontal dan vertikal, dan banyak lagi
rangkaian komunikasi lainnya. PLL sering dipakai untuk menghasilkan satu frekuensi yang
akan digunakan untuk melakukan penjejakan terhadap frekuensi lainnya.
Sebagai contoh, pada penerima radio dan TV, frekuensi saluran yang masuk dicampur
dengan frekuensi osilator lokal untuk menghasilkan frekuensi intermediate (IF), seperti
ditunjukkan pada Gambar 8.2. hal ini dilakukan agar penguat sinyal IF dapat ditala untuk
menghasilkan penguatan terbaik pada frekuensi single band. Jika tidak dilakukan
pencampuran, penguat sinyal akan memiliki respon frekuensi yang datar melewati spektrum
frekuensi siaran TV secara lengkap yang mustahil berlangsung secara cepat. Jika terjadi
sedikit saja pergeseran frekuensi osilator lokal, hasil IF tidak lagi sama seperti frekuensi yang
ditala penguat IF. Yang dihasilkan adalah penerimaan yang sangat kecil. Jika PLL digunakan
untuk mendeteksi setiap perbedaan antara frekuensi osilator lokal dan frekuensi saluran, PLL
dapat digunakan untuk memperbaiki frekuensi osilator lokal. Hal ini akan mempertahankan
sinyal IF yang akurat. Rangkaian yang dibuat untuk hal ini diperlihatkan pada Gambar 8.3.

Gambar 8.2 Blok diagram penala TV


Asumsikan bahwa frekuensi referensi diperoleh dari standar Kristal dengan tingkat akurasi
yang tinggi. Frekuensi saluran (kanal) dan frekuensi standar dibagi, jadi PLL menerima
frekuensi yang sama dari kedua sumber tersebut. jika terdapat perbedaan, akan dihasilkan
output tegangan error yang digunakan untuk merubah frekuensi osilator lokal.
Pembagi tersebut dapat diprogram. Saat saluran ditala dengan pemilih saluran,
mikroprosesor penala akan secara otomatis merubah pembagi tersebut, sehingga dua
frekuensi yang dimasukkan pada PLL akan sama. Jka tidak, PLL akan menggerakkan osilator
penala untuk merubah frekuensi sampai terjadi frekuensi yang sama. PLL akan dikunci
saat VCO sudah melakukan penjejakan (tracking) terhadap input.

Gambar 8.3 Rangkaian PLL penala TV yang disederhanakan


PLL mempunyai tiga mode operasi untuk VCO: free-running, capture, dan tracking
(locked). Saat nilai frekuensi output VCO berbeda jauh dari standar frekuensi, PLL tidak
dapat mengunci osilator. Tanpa penguncian VCO akan mengalami free-run. Bagaimanapun
juga, ada saat frekuensi VCO berada dalam range frekuensi rangkaian PLL, akan dihasilkan
tegangan kontrol dc yang akan membawa frekuensi osilator lebih dekat ke frekuensi standar.
Saat tegangan kontrol memulai terjadinya proses perubahan frekuensi oleh VCO, osilator
berada pada keadaan capture. Dan bila frekuensi VCO dan frekuensi standar nilainya identik,
VCO akan terkunci.
Daerah kerja PLL ditentukan oleh lock range BL, dimana BL dirumuskan:

B L =f max f min
dimana fmax dan fmin masing-masing adalah frekuensi maksimum dan minimum VCO.
Sebagai contoh, jika VCO bekerja pada frekuensi terkunci maksimum dan minimum masingmasing 100 kHz dan 80 kHz. Lock range rangkaian ini adalah:
B L =100 kHz80 kHz=20 kHz
Sekali PLL dikunci terhadap input oleh detektor fasa, akan terjadi tracking frequency atau
perubahan fasa dari 80 kHz ke 100 kHz.
Istilah hunting telah dijelaskan singkat sebelumnya. Jika suatu sistem dioperasikan
sangat cepat, akan terjadi perubahan yang tidak signifikan dalam perbedaan fas sinyal.
Setelah itu akan selalu melalui proses looking, atau hunting, untuk mencapai nilai lebih
tinggi dari frekuensi yang tepat. Proses seperti ini dapat dianalogikan dengan suatu pendulum
yang sedang bergerak dan akan mencapai kondisi berhenti. LPF akan memperlambat reaksi
ini dan menghilangkan efek hunting instinct dari PLL.
Phase Detector
Detektor fasa (phase detector) adalah suatu mixer yang dioptimalkan penggunaannya
dengan frekuensi yang sama. Jika mixer memiliki dua frekuensi input yang sama, outputnya
akan bernilai 0 Hz, atau berupa arus langsung. Rangkaian yang dibuat peka terhadap kondisi
ini menghasilkan tegangan output yang bergantung perbedaan sudut fasa antara dua sinyal
input. Perubahan selisih sudut fasa sebanding dengan perubahan tegangan output.

Gambar 8.4 (a) Detektor fasa dan sinyal inputnya (b) Output detektor fasa
Salah satu tipe detektor fasa memiliki output seperti ditunjukkan dalam Gambar 8.4.
Saat sudut fasa bernilai 0, output tegangan dc akan maksimum. Bila sudut fasa bertambah
sampai 180, tegangan output akan berkurang sampai mencapai nilai minimumnya. Saat
sudut fasa bernilai 90, output dc akan bernilai rata-rata tegangan output maksimum dan
minimum. Dari contoh Gambar 8.4, diasumsikan output maksimum detektor adalah 10 V.
output minimum adalah 2 V. pada sudut fasa 90, output detektor adalah rata-rata nilai
maksimum dan minimum, yaitu 6 V. saat sudut fasa bertambah, tegangan output akan
berkurang.

VCO

Gambar 8.5. Hubungan linear tegangan dan frekuensi


Pada praktikum sebelumnya kita menggunakan timer 555 sebagai VCO. Kita telah
mengetahui bagaimana terjadi penurunan frekuensi jika tegangan kita naikkan. Hubungan
yang terjadi adalah linier,seperti terlihat pada Gambar 8.5. Rangkaian yang dipakai dipilih
yang sederhana , sedangkan rangkaian lain mungkin lebih kompleks. Satu contoh dapat kita
kita lihat pada Gambar 8.6. Disini tegangan pengontrolan merubah kapasitansi diode
kapasitansi-variabel, atau biasa disebut diode varaktor. Perubahan kapasitansi menyebabkan
perubahan frekuensi osilator.
Hubungan astabil pada 555 bekerja pada mode free running. Frekuensi Osilasi ditentukan
dari rangkaian LC. Tanpa kontrol eksternal,rangkaian LC tersebut akan menjadi factor
penentuan frekuensi osilator. Hal yang sama juga terjadi pada VCO. Jika tegangan kontrol
tidak dihubungkan ,VCO akan free run.
Saat terjadi free run atau kondisi tidak terkunci ,PLL dapat mengunci ke nilai frekuensi
input selama nilai frekuensi input berada didalam capture range osilator. Capture range
adalah suatu range frekuensi yang dipusatkan pada free running frequency VCO dimana
VCO akan menangkap, atau mengunci kedalam nilai frekuensi referensi. Capture range
selalu bernilai lebih kecil atau sama dengan nilai lock range. Ini berkaitan dengan frekuensi
cut-off low pass filter. Nilai terdekat dengan dengan frekuensi cut off LPF adalah untuk
frekuensi free running VCO, dan nilai yang lebih kecil adalah capture range.
1.4.

Prosedur Percobaan

Gambar 8.10 Rangkaian PLL


Buat rangkaian percobaan seperti pada gambar diatas.
FREE RUNNING FREQUENCY
1. Set RT ke nilai maksimum, tentukan nilai fmax.
2. Set RT ke nilai minimum, tentukan nilai fmin.
3. Ubah RT sampai diperoleh frekuensi 5 kHz.
LOCK RANGE
1. Hubungkan rangkaian dengan generator fungsi, dengan frekuensi 5 kHz, dan amplitudo
0,5Vpp
2. Ubah nilai frekuensi sinyal input dan amati yang terjadi pada sinyal output.
1.5 Hasil Percobaan
FREE RUNNING FREQUENCY
RT (potensio)
Rmin

Frekuensi Output
1,420 kHz

Gambar Sinyal

Ket :
Frekuensi = 1,420 kHz
Vpp = 3,12 V
Volt/div = 2,00 V/div
Time/div = 250 s/div

Rmax

2,740 kHz

R (sesuai rumus)

1500 Hz

Ket :
Frekuensi = 2,740 kHz
Vpp = 3,12 V
Volt/div = 2,00 V/div
Time/div = 250 s/div
Keterangan :Untuk langkah 3
percobaan free running, menghitung
nilai R seusai rumus untuk mencapai
frekuensi sampai 5 kHz tidak dapat
tercapai karena frekuensi maksimal
free running hanya sampai 2,740 kHz

1,2
1,2
=
=1,5 kHz
4 C T RT 4 0,1106 2 103
1,2
1,2
Perhitunganfc=
=
=221,16 Hz
2 R F C F 2 3,14 3,6 103 0,1 106
Perhitunganfo=

LOCK RANGE
Input GF
5 kHz

Frekuensi Output
1,4 kHz

Gambar Sinyal

4 kHz

1,33 kHz

3 kHz

1,4 kHz

2 kHz

2 kHz

1 kHz

1,464 kHz