Level Logika ova gi A output input | output oot“) Fae ae ope, e ofr. Level elektronis. i} ttt (level circuit) a— love lotronie input] output aA [es] F Dvo [ Ovo | Sven 8 ‘york | Svolt | evoR ‘Moder Digital Systems Engineering ox a fl Level Arsitektural untuk sistem yg kompleks “sistem kompleke we coats |S conte pt) Controer mengendatan opera cxaatt Duapath bel modumedut: Raiser reise sum, hompaator Comp, penjumlah AdsSiklus perancangan sistem digital Spesifikasi > angst an karakerthy y Analisis, Sintesis Implementasi <, (rangkatan modal modu) 4 Siap dilempar ke pasar Level level Abstraksi sistem digital Dengan makin kompleksnya sebuah sistem digital, dipertukan perancangan hierarkhis (berjonjang). Jonjang- jenjang ini dikenal sebagai level abstraksi perancangan: 4. Level Sistem/Arsitektural 2. Level Logika 3, Level Eloktronis Conteh Level level implementasi sistem digital : 41. Level Arsitektural - building blocks : modul modul digital fungsional (register, adder, multiplier, decoder...) 2. Level Logika - building blocks : gerbang gerbang logika dan flipflop 3. Level Elektronis - building blocks : komponen komponen elektronis (transistor, resistor...) + SPESIFIKAS! SISTEM {Apa yang dapat clakukan oleh sistem ? * | Menggambarkan fungsi/perilaku sistem, belum {| ditentukan apa toknotoginya. + SINTESIS. +- |," Bagaimana sistem melakukannya? ” | Transformasi model fungsional > model struktural ‘+ IMPLEMENTAS! “* Bagalmana model struktural sistem diwujudkan 2” Interkoneksi modul2 (building blocks, primitive modules), sudah ditentukan teknologinya. * ANALISISIVERIFIKASI “Apakah hasil rancangan sesuai dengan spesifikasi?” ‘Mendapatkan spesifikasi akhir dari implementasi ces 1 Arsitsktural ‘level steisays| | sintesislvelarsitektural Contoh: Level Arsitektural Register Reeeter love sister) bool 7 T aer Level Logika aPerkembangan Processor Design 1. Sistem Berbasis Mikroprosesor Perkembangan Processor Design 5, Sistem on Programmable Chip dengan Softcore Processor ATLesign: HDL, Vlog Miokontroer Single hip rrr Contoh Desain Prosesor dengan SoPC + Mirobiace bit setcore Processor + ince | ier] tem @AN)_| GON) ? |_everifecotry Perkembangan Processor Design 2. Sistem Berbass Mikrokontrole. ikrokonroter Single Chip ‘Memort ‘Memort | Gan} GON) 2? teeprovese (Premio | Perkembangan Processor Design 4. System Level Design = System on chip (500) RTLDesgn VAOL Vertog Mokeckontroler ‘Sinaia Chip {cmiiokontrler Tenet || memet @a)_||_ Gow) | sence Procertor — | Mioprocesor Pranti170 Contoh Desain Prosesor dengan SoPC % + Nlosanbiesoftcore Processor + AneraFrcaMobile Platform War aga ovata: orcs ier ee (seeparoorance cer erarrance Sumsang Rls Exyos7. Oak’ Pons Kes Pfr Gala Se Trkencana a? Application Processor Share Market 2014 Ao Tea ITC One Ms Gal 86 Lh hea? rconemy Sineepnneertana drying ‘regpunian gancon Sptrapen | Poser ace cee {Ears [ton Qokonn) Seems m net ee ‘SamsungPERANCANGAN ‘SISTEM DIGITAL Lecture1 ‘Agus Bejo Lab. Sister Digital Jurusan Teknik Elektro dan Teknologi Informasi Universitas Gadjah Mada Pengampu + I Litasari, M.Sc. = Pertemuan ke samp dengen ke 8 + Agus Bejo, 5.7, M.Eng, D.Eng. 4. Pengantar Perancangan sister Digital. 2. Dazar Verilog HDL dan Pengerlan Quartus. 5. Contoh implementas! Perancongan Stem Digital Dekoder7segvent, 4. Contoh Arstetur Mikroprosezor Tugs: Multiplier, Divider, Modulo, AES Eneryption ‘5: ImplementasiArsitektur Mkroprosesor 6. Pengenalan Konzep ASIP 7, Presentasi Project dan Tanya Jawab 5.UAS Text Book Fundamentals of Digital Logi, with Verilog Design, Stephen Brown, Zvake Vranesic, Mc Graw Hil Edition, 2014 Clue NeNRerg( Penilaian + Agus Bejo, S.T., M.Eng., D.Eng. Tugas Kuliah dan UTS 50% Digital System