UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERA ELCTRONICA Y ELECTRICA

ESCUELAS ACADEMICO PROFESIONALES
CURSO: ________DISEO DIGITAL__________________________________

TIPO DE PRUEBA:

PRACTICA No.

Ex. PARCIAL

Ciclo Acadmico
Fecha:
Duracin:

2012 - II
18-12-2012
2 Horas

COD. CURSO:

EX. FINAL

EX. SUST.

1. PREGUNTA 1: Implemente una ruta de datos con la siguiente caracterstica:

Un banco de 8 registros R0, R1 . R6 y R7 de 8 bits.

Un ALU que es capaz de realizar las siguientes operaciones:
o FA+B
o FAB
o F A AND B
o F A XOR B
o F A OR B
Tiene la capacidad de acceder de forma indexada a una memoria con una
capacidad de 256 bytes.
Las operaciones pueden ser:
o Reg Reg vs Registro
o Reg Reg vs Inmediato.
Tambin se puede almacenar el contenido de un registro a memoria y
viceversa (sin que el dato pase por el ALU). Aprovechar el ALU para la
implementacin del direccionamiento indexado.

Se le pide:
a.
b.
c.
d.

Dibujar la ruta de datos (1 punto)

Encontrar la palabra de comando utilizada de forma optimizada(2 puntos)
Encontrar todas las instrucciones posibles (2 puntos)
Escribir las instrucciones para realizar la siguiente operacin (2 puntos):
i. VAR1 = [(VAR2 + 15) (VAR3 + 17)]*2
e. Implemente el cdigo VHDL del registro (1 punto).
f. Asumiendo que existe los componentes: ALU, SRAM, MUX2A1 escribir el
cdigo VHDL de toda la ruta de datos (4 puntos)
2. PREGUNTA 2: Escribir el cdigo VHDL para implementar un contador con la siguiente
caracterstica (5 puntos):
o Contador BCD de 00:00:00 hasta 23:59:59
o Reset sncrono y entrada de habilitacin (Enable).
o Carga paralela de HH:MM:SS
o Asuma que el pulso de reloj es de 1Hz.
.
3. PREGUNTA 3: Como implementara un decodificador de 2 a 4 utilizando
multiplexores de 2 a 1.?
(3 puntos).

EL PROFESOR