EXPERIMENTO 10

COMPUERTAS BASICAS AND, OR Y NOT

OBJETIVOS:
Verificar el funcionamiento de las compuertas AND OR Y NOT
Construir diferentes circuitos multinivel.

INTRODUCCIN
La compuerta AND requiere que todas sus entradas sean de un nivel alto (1
lgico) para que su salida presente un nivel alto (1 lgico).

Smbolo lgico

Y AB

(funcin booleana)

A
0
0
1
1

B
0
1
0
1

Y
0
0
0
1

Tabla de verdad
La compuerta OR requiere que una o (OR) mas de sus entradas se
encuentren en un nivel alto (1 lgico) para producir un salida alta (1 lgico) caso
contrario ser un nivel bajo (0).

Smbolo lgico

Y A B (funcin booleana)

ENTRADAS
B
A
0
0
0
1
1
0
1
1

SALIDA
Y
0
1
1
1

Tabla de verdad

La compuerta NOT o inversor es una compuerta de una sola entrada y una

salida donde su funcin lgica es la ms simple es decir la salida presenta el
estado lgico opuesto al de entrada.
ENTRADA
A
0
1
Smbolo lgico

Y A (funcin booleana)

SALIDA
Y
1
0

Tabla de verdad

En ocasiones se requiere de varias entradas vindose en la necesidad de

conectar algunas compuertas en serie provocando un retardo en el tiempo de
propagacin entre circuito y circuito hasta la salida, a este retardo se le conoce
como retardo de propagacin. En una compuerta de la familia TTL el retardo de
propagacin tpico es de 10nseg.

MATERIAL Y EQUIPO
-

C.I 7408
C.I 7404
C.I 7432
D1, D2, D3 = Diodos LEDs
Capacitor 100f 25V
R1, R2, R3 = 220
R4 = 1 K
R5 = 470
Fuente de alimentacin de C.D
Alambres de interconexin

PROCEDIMIENTO
1. Conecte una compuerta AND como se muestra en la figura.

Figura 10.1
2. Identifique a que familia lgica pertenece:__TTL diagrama logico_________
3. Aplique en las entradas A y B los estados mostrados en la tabla 3.1 y en
cada caso registre el estado en la salida Y.
NOTA: El LED indicar el nivel lgico de la salida.
ENTRADAS
B
A
0
0
1

0
1
0

SALIDA

Y 0A B
0
0

Tabla 10.1
4. Construya el circuito de dos niveles como muestra la figura 3.2

Figura 10.2
5. Escriba la expresin booleana que rige al circuito anterior:___(AB)(C)=Y__.
6. Aplique en las entradas A, B y C los estados mostrados en la tabla 10.2 y
en cada caso registre el estado en la salidas X y Y.

ENTRADAS
C
B
A
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1

0
1
0
1
0
1
0
1

SALIDAS

X AB Y ABC
0
0
0
1
0
0
0
1

0
0
0
0
0
0
0
1

Tabla 10.2
7. De acuerdo a los resultados obtenidos, el circuito anterior representa a una
compuerta AND con tres entradas. Dibuje su smbolo.

8. Construya el circuito de tres niveles como se muestra en la figura 10.3

Figura 10.3
9. Escriba la expresin
_(ABCD)=Y______.

booleana

que

rige

al

circuito

anterior:

10. Aplique en las entradas A, B, C y D los estados mostrados en la tabla 10.3 y

en cada caso registre el estado en la salida W, X y Y.

D
0
0
0
0
0
0
0
0
1
1
1
1
1
1

ENTRADAS
C
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0

SALIDAS
A
0
1
0
1
0
1
0
1
0
1
0
1
0
1

W AB X ABC Y ABCD
0
0
0
1
0
0
0
1
0
0
0
1
0
0

0
0
0
0
0
0
0
1
0
0
0
0
0
0

0
0
0
0
0
0
0
0
0
0
0
0
0
0

1
1

1
1

1
1

0
1

0
1

0
1

0
1

Tabla 10.3
11. De acuerdo a los resultados obtenidos, el circuito anterior representa a una
compuerta AND con cuatro entradas. Dibuje su smbolo.

10. Conecte una compuerta OR como se muestra en la figura 10.4.

Figura 10.4

11. Identifique a que familia lgica pertenece TTL DIAGRAMA LOGICO

12. Aplique en las entradas A y B los estados mostrados en la tabla 10.4 y en
cada caso registre el estado en la salida Y.
NOTA: El LED indicar el nivel lgico de la salida.

ENTRADAS
B
A
0

SALIDA

Y A0 B

0
1
1

1
0
1

1
1
1

Tabla 10.4

13. Construya el circuito de dos niveles como muestra la figura

Figura 10.5
14. Escriba la expresin booleana que rige al circuito anterior:___TTL
DIAGRAMA lOGICO___.
15. Aplique en las entradas A, B y C los estados mostrados en la tabla 10.5 y
en cada caso registre el estado en la salidas X y Y.

ENTRADAS
C
B
A
0
0
0
0
1
1
1

0
0
1
1
0
0
1

0
1
0
1
0
1
0

SALIDAS

X A B Y A BC
0
1
1
1
0
1
1

0
1
1
1
1
1
1

Tabla 10.5
16. De acuerdo a los resultados obtenidos, el circuito anterior representa a una
compuerta OR con tres entradas. Dibuje su smbolo.

17. Construya el circuito de tres niveles como se muestra en la figura

Figura 10.6
18. Escriba la expresin booleana que rige al circuito anterior:A+B+C+D =
Y_____.
19. Aplique en las entradas A,B,C y D los estados mostrados en la tabla 10.6 y
en cada caso registre el estado en la salida W, X y Y.

D
0
0
0
0
0

ENTRADAS
C
B
0
0
0
0
1

0
0
1
1
0

SALIDAS
A
0
1
0
1
0

W A B X A BC Y A BC D
0
1
1
1
0

0
1
1
1
1

0
1
1
1
1

0
0
0
1
1
1
1
1
1
1
1

1
1
1
0
0
0
0
1
1
1
1

0
1
1
0
0
1
1
0
0
1
1

1
0
1
0
1
0
1
0
1
0
1

1
1
1
0
1
1
1
0
1
1
1

1
1
1
0
1
1
1
1
1
1
1

1
1
1
1
1
1
1
1
1
1
1

Tabla 10.6
20. De acuerdo a los resultados obtenidos, el circuito anterior representa a una
compuerta OR con cuatro entradas. Dibuje su smbolo.

21. Proponga un circuito diferente al de la figura 10.6 que realice la misma

funcin pero que reduzca el tiempo de retardo de propagacin. Adems
registre los estados lgicos en la salida y compare las tablas.
D

Fig. 10.7

0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1

ENTRADAS
C
B
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1

0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1

A
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1

SALIDAS
Y=

Tabla 10.7
22. Conecte un INVERSOR como se muestra en la figura.

Figura 10.8
23. Llene la tabla 10.8 de acuerdo a los estados lgicos de la entrada y los
obtenidos en la salida.

ENTRADA
A

SALIDA
Y

0
1
Tabla 10.8
24. Construya el circuito multivibrador (oscilador) mostrado en la figura

Figura 10.9
25. Observe y anote lo que sucede en la salida del circuito.
____________________________________________________________
____________________________________________________________
____________________________________________________________

CUESTIONARIO
1. Describa La funcin lgica AND.
____________________________________________________________
____________________________________________________________
____________________________________________________________
2. En los circuitos utilizados en este experimento. Cual es el tiempo de retardo
de propagacin tpico por compuerta.
__________________________________.
3. Cual el tiempo de retardo del circuito de la figura 10.3.
________________.
4. Proponga un circuito diferente al de la figura 10.3 que realice la misma
funcin pero que reduzca el tiempo de retardo de propagacin.

5. Como opera la compuerta OR

____________________________________________________________
____________________________________________________________
____________________________________________________________

6. Que diferencia existe entre los circuitos de la figura 10.6 y 10.7

____________________________________________________________
____________________________________________________________
7. Dibuje un circuito que implemente la funcin Y = A + B + C + D + E
utilizando compuertas OR de dos entradas.

8. Explique el funcionamiento del circuito de la figura 10.9

____________________________________________________________
____________________________________________________________

CONCLUSIONES
__________________________________________________________________
__________________________________________________________________
__________________________________________________________________
__________________________________________________________________
__________________________________________________________________
__________________________________________________________________
__________________________________________________________________

EVALUACIN
Seguridad:

__________

Disciplina:

__________

Participacin:

__________

Resultados:

__________

CALIFICACIN:

__________