Anda di halaman 1dari 3

MASTER SLAVE JK FLIP FLOP

MASTER SLAVE JK FLIP FLOP


Sebuah master slave JK Flip Flop di bentuk dari dua buah SR Flip Flop,
dimana operasi dari kedua SR Flip Flop tersebut dilakukan secara bergantian,
dengan memberi input Clock yang berlawanan pada ke dua SR Flip Flop tersebut.
Prinsip dasar dari Master Slave JK adalah: jika Clock diberi input 1, gerbang AND 1
dan 2 akan aktif, SR Flip Flop ke 1 akan menerima data yang di masukkan melalui
input Jdan K, semantara gerbang AND 3 dan 4 tidak aktif, sehingga SR Flip Flop ke
2 tidak ada respon. Sebaliknya jika Clock dari input 0, gerbang 3 dan 4 aktif, slave
akan mengeluarkan output di Q dan Q, sementara master tidak merespon input,
karena gerbang AND 1 dan
2
tidak aktif.

Master Slave D Flip-Flop


Master Save D Flip-flop merupakan rangkaian flip-flop yang memiliki 2 latch D dan
sebuah inverter. Latch yang satu bernama Master dan yang kedua bernama Slave.
Master D hanya akan mendeskripsikan diktat yang outputnya hanya dapt diganti
selama ujung negatif jam.
Rangkaian Master Slave D Flip-flop :

www.youtube.com/watch?v=MlHALQYscmg

http://www.indiabix.com/electronics-circuits/master-slave-flip-flop/
Master-Slave Flip-Flops
Sebuah master-slave flip-flop biasanya dibangun dari dua flip-flop: satu adalah
Guru flip-flop dan yang lainnya adalah Slave. Selain dua sandal jepit, sirkuit juga
mencakup inverter. Inverter terhubung ke pulsa clock sedemikian rupa bahwa CP
terbalik diberikan kepada budak flip-flop. Sebagai contoh, jika CP = 0 untuk
master flip-flop, maka output dari inverter adalah 1, dan nilai ini ditugaskan
untuk slave flip-flop. Dengan kata lain jika CP = 0 untuk master flip-flop, maka CP
= 1 untuk slave flip-flop.

Sebuah master-slave flip flop dapat dibangun menggunakan semua jenis flip-flop
yang membentuk kombinasi dengan RS clock flip-flop, dan dengan inverter
sebagai sirkuit budak.

RS Guru slave flip-flop


Sebuah RS master-slave flip-flop terdiri dari dua RS sandal jepit, salah satunya
adalah master flip-flop dan yang lainnya budak. CP terbalik diberikan kepada
budak flip-flop. Sekarang ketika CP = 0, master flip-flop dinonaktifkan. Jadi input
eksternal R dan S dari master flip-flop tidak akan mempengaruhi sirkuit sampai
CP pergi ke 1. Output inverter pergi ke 1 dan memungkinkan budak flip-flop.
Output Q = Y dan Q '= Y'.

Ketika CP = 1, master flip-flop diaktifkan dan budak flip-flop tetap terisolasi dari
sirkuit sampai CP kembali ke 0. Sekarang Y dan Y 'tergantung pada input
eksternal R dan S dari master flip-flop.

Asumsikan bahwa flip-flop dalam keadaan yang jelas dan tidak ada pulsa clock
diterapkan ke sirkuit. The input eksternal yang diberikan adalah S = 1 dan R = 0.
Masukan ini tidak akan mempengaruhi kondisi sistem sampai CP = 1. Sekarang
pulsa clock berikutnya diterapkan harus mengubah negara untuk SET negara (S
= 1, R = 0). Selama transisi pulsa clock dari 0 ke 1, master flip-flop pergi untuk
mengatur negara dan mengubah output Y ke 1. Namun ini tidak mempengaruhi
output dari sistem sejak budak flip-flop diisolasi dari sistem (CP = 0 untuk slave).
Jadi tidak ada perubahan yang diamati pada output dari sistem.

Ketika CP kembali ke 0, master flip-flop dinonaktifkan sementara budak


diaktifkan. Jadi informasi dari master diperbolehkan untuk melewati ke budak.
Karena Y = 1, ini perubahan output Q 1.

Dalam budak Master flip-gagal di adalah mungkin untuk mengubah output dari
flip-flop dan input eksternal dengan pulsa clock yang sama. Hal ini karena input S
eksternal dapat diubah pada waktu yang sama, sementara pulsa melewati
transisi tepi negatif. Ketika CP = 0, perubahan masukan eksternal S tidak akan
mempengaruhi keadaan dari sistem. Dari perilaku ini budak Master flip-gagal di
itu cukup jelas bahwa perubahan negara dalam sandal jepit bertepatan dengan
transisi tepi negatif pulsa.

Transisi tepi negatif berarti inverter terpasang antara CP terminal dan masukan
dari budak. Di tepi positif dipicu Master slave flip-jepit inverter tambahan
terpasang antara CP terminal dan masukan dari master. Sandal jepit tersebut
dipicu dengan pulsa negatif. Tepi negatif pulsa mempengaruhi master dan tepi
positif mempengaruhi budak.

JK Master-Slave flip-flop
Mari kita membahas konstruksi dan kerja JK Master slave flip-flop. A JK Master
slave flip-flop dapat dibangun menggunakan gerbang NAND. Hal ini dibangun
menggunakan dua sandal jepit. Gerbang I sampai 4 merupakan induk flip-flop
dan gerbang 5 sampai 8 merupakan slave flip-flop. Gerbang 9 mewakili inverter.

Selama tepi positif dari flip-flop, informasi dari input eksternal J dan K yang
melewati ke master flip-flop. Hal ini diadakan di sana sampai transisi tepi negatif
dari flip-flop terjadi. Kemudian informasi tersebut akan diteruskan ke budak,
clock RS flip-flop, dan output diamati.
JK Guru slave flip-flop
Biasanya jam pulsa 0 di awal, sehingga nilai-nilai J dan K tidak akan
mempengaruhi keadaan sistem, dan master flip-flop diisolasi. Tapi output dari
gerbang 9 adalah 1, maka slave flip-flop memberikan output Q = Y dan Q '= Y'.
Ketika pulsa clock pergi ke 1, budak terisolasi, J dan K masukan dapat
mempengaruhi keadaan dari sistem. Budak flip-flop diisolasi sampai CP pergi ke
0. Ketika CP akan kembali ke 0, informasi dilewatkan dari master flip-flop ke
budak dan output diperoleh.

Sistem digital saat ini membuat penggunaan berat master-slave flip-flop. Output
dari beberapa master-slave flip-flop diberikan sebagai masukan yang lain masterslave sandal jepit. Jika input jam pulsa untuk semua master-slave flip-flop akan
disinkronisasi maka pada awal setiap pulsa clock, beberapa elemen utama
perubahan negara. Tapi output tetap dalam keadaan sebelumnya tanpa
perubahan apapun (karena budak terisolasi dan cacat). Sekali lagi ketika CP
kembali ke 0, perubahan keluaran sate dan master sandal jepit dinonaktifkan.
Jadi negara baru keluaran tidak memiliki efek pada input utama sampai CP = 1.
Oleh karena itu kedua keadaan sistem dan elemen input dapat diubah secara
bersamaan dengan jam pulsa tunggal. Jadi isi biner dari satu flip-flop dapat
ditransfer ke kedua dan isi kedua dapat ditransfer terlebih dahulu secara
bersamaan selama pulsa clock yang sama.

Master-slave flip-flop yang banyak digunakan dalam REGISTER MEMORY.

- See more at: http://translate.googleusercontent.com/translate_c?


depth=1&hl=id&prev=/search%3Fq%3Dmaster%2Bslave%2Bjk%26start
%3D10%26sa%3DN%26biw%3D1241%26bih
%3D640&rurl=translate.google.com&sl=en&u=http://www.brighthubengineering
.com/diy-electronics-devices/47211-master-slave-flipflops/&usg=ALkJrhiJJ8gqpDLfUZtQSaJIIddV3eX3-Q#sthash.6igpeozk.dpuf

Anda mungkin juga menyukai