Anda di halaman 1dari 8

MODUL I PARAMETER GERBANG LOGIKA

Rosana Dewi Amelinda (13213060)


Asisten: Aditya Prabowo (13211106)
Tanggal Percobaan: 1/10/2014
EL2102-Praktikum Sistem Digital

Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB
Abstrak
Abstrak Pada praktikum Modul I Parameter gerbang
logika telah dilakukan beberapa rangkaian percobaan , yaitu
percobaan voltage transfer characteristic dan noise margin
(dari IC 74LS04), pencarian nilai NML dan NMH,
percobaan delay propagasi, pemverifikasian fungsi logika,
pembuatan rangkaian kombinasional sederhana, dan
percobaan berbang logika NOR TTL.
Kata kunci: IC TTL, IC CMOS, Voltage transfer,
Noise margin, Delay propagasi.
1.

Gambar 1 (a) Karakteristik voltage transfer (b) operating


points

PENDAHULUAN

Sebagai seorang electrical engineer, kita tentunya


sudah tidak asing lagi dengan gerbang logika /
gerbang logic. Gerbang logika adalah rangkaian
dengan satu atau lebih siyal masukan tetapi hanya
menghasilkan satu sinyal berupa tegangan tinggi
(HIGH) atau tegangan rendah (LOW). Gerbang
logika dibagi menjadi 2 jenis yaitu inverter dan
non-inverter. Gerbang logika inverter adalah
gerbang NOT sedangkan gerbang logika noninverter adalah gerbang AND, OR, NAND, NOR,
XOR dan XNOR. Contoh gerbang logika yaitu
logika resistor-transistor (RTL), logika diodetransistor (DTL) logika transistor-transistor (TTL),
dan logika complementary (CMOS).[1]
Pada praktikum modul 1 ini, tujuan yang ingin
dicapai antara lain : pertama, mahasiswa dapat
mengenal dan memahami beberapa karakteristik
dari gerbang logika diantaranya voltage transfer,
noise margin, dan propagation delay. Kedua,
mahasiswa dapat mengenal dan memahami
parameter dari gerbang logika yaitu operating
point yang mereperesentasikan range logika
HIGH dan LOW. Dan ketiga adalah mahasiswa
dapat
membuat
rangkaian
kombinasional
sederhana menggunakan IC logika CMOS.

2.

Secara matematis, voltage transfer dapat


didefinisikan sebagai Vout = f(Vin). Istilah static
digunakan karena kita tidak memperhitungkan
factor waktu yang diantaranya adalah waktu
tunda pada gerbang logika. Gambar 1 berikut
menunjukan static voltage transfer dari gerbang
inverter dengan tegangan catu daya sebesar Vcc =
5 V.

STUDI PUSTAKA

Karakteristik Voltage Transfer


Karakteristik static vltage transfer dari sebuah
gerbang logika adalah plot dari tegangan keluaran
gerbang logika Vout dibandingkan dengan
tegangan masukan gerbang logika Vin.

Dari karakteristik voltage transfer bisa didapatkan


beberapa hal, yang pertama adalah operating
point.
Operating point merupakan nilai tegangan
keluaran yang dihasilkan oleh gerbang logika
yang bisa diidentifikasi sebagai keluaran bernilai
HIGH. Karena tegangan keluaran bergantung
pada tegangan masukan maka untuk mendpatkan
nilai HIGH operating point secara utuh untuk
keluaran inverter, nilai LOW operating point
harus menjadi masukan inverter. Begitu pula
sebaliknya, sehingga diperlukan konfigurasi
umpan balik atau yang menyeruoai.
Kemudian yang kedua adalah bias didapatkan
noise margin. Noise/derau didefinisikan sebagai
tagangan efektif dari satu atau lebih masukan
gerbang logika yang ditambahkan atau dikurangi
terhadap tegangan normal. Tegangan normal
adalah tegangan titik operasi yang stabil.
Noise margin didefinisikan sebagai jumlah dari
tegangan derau efektif yang bias ditoleransi oleh
input tanpa mengubah nilai keluaran gerbang
logika.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

Gambar 2 Noise margin karakteristik transfer voltage


gerbang logika

Untuk mendapatkan nilai noise margin,


diperlukan dua nilai tegangan yang didapatkan
dari grafik karakteristik transfer yaitu dua
tegangan input yang memiliki gradient = -1
seperti yang ditandai pada gambar 1. Tegangan
yang lebih rendah dair kedua tegangan ini disebut
V input LOW yang dituliskan VIL dan yang lebih
tinggi disebut V input HIGH yang dituliskan VIH.
Kedua tegangan ini merupakan tegangan
perkiraan yang dianggap sebagai tegangan batas
yang masih dikenali sebagai jenis masukan logika
HIGH atau LOW.
Dengan menggunakan tegangan ini beserta
tegangan VOH dan VOL, bias didapatkan static
voltage noise margin untuk gerbang logika. Untuk
LOW noise margin dirumuskan :

Pada kasus rangkaian dimana bentuk gelombang


keluaran sama dengan gelombang masukan tPLH
adalah waktu yang diukur dari level tegangan ini
ketika falling inout waveform hingga falling
output waveform, sedangkan tPLH diukur dari
level tegangan ii ketika rising input waveform
hingga rising output waveform.
Dapat dilihat bahwa subscript pada parameter ini
mencerminkan arah perubahan tegangan dari
sinyal keluaran. Sebagai tambahan, didefinisikan
parameter kedua yaitu worst case propagation
delay yang dirumuskan :
(

Patut diperhatikan bahwa tingkat 50% yang kita


gunakan disini bukan sesuatu yang umum dalam
pengukuran delay. Untuk tPD(average) kita akan
merumuskannya sebagai nilai rata-rata dari tPHL
dan tPLH yang dirumuskan :
(

2.1

Dari semua hal diatas, kita akan bisa


menyimpulkan apakah yang disebut dengan nilai
logika LOW dan logika HIGH baik untuk
dimasukan maupun keluaran.

3.

Terdapat dua parameter gate delay. Untuk


mendefinisikan parameter ini, digunakan inverter.
Diasumsikan sebuah pulsa diberikan kepada
masukan inverter Vin seperti gambar 3. Respon
terhadap pulsa ini pada keluaran inverter adalah
Vout yang bias diliha tpada gambar 3.
Dua parameter gate delay yaitu high to low
propagation time (tPHL) dan low to high
propagation time (tPLH). Pengukuran kedua
parameter ini dilakukan pada posisi 50% tegangan
maksimal dari bentuk gelombang Vin dan Vout
seperti yang terlihat pada gambar 3.
Gambar 3 Definisi parameter gate delay

JUDUL SUB-BAB

Judul sub-bab praktikum modul 1 ini yaitu :

Sedangkan HIGH noise margin dirumuskan :

Gate Delay

1.

Voltage transfer characteristic dan noise


margin dari IC 74LS04

2.

Mencari nilai NML dan NMH

3.

Delay Propagasi

4.

Verifikasi fungsi logika

5.

Rangkaian kombinasional sederhana

6.

Gerbang logika NOR TTL

METODOLOGI

Mengawali praktikum
a.

Dipastikan semua alat dan bahan sudah


disiapkan

b.

Diperhatikan datasheet tiap-tiap IC yang


digunakan, diamati setiap pin pada IC
(letak VCC, GND, dan kaki input/output).

c.

Diperiksa catu daya sebelum diberikan


terhadap rangkaian, sesuaikan dengan
TTL yang dibutuhkan yaitu +5 V DC.

d. Diperiksa pemasangan IC pada rangkaian


dengan mengukut kaki tegangan catu
daya (+5V dan GND)
e.

Diperiksa kabel-kabel dan konektor


dengan menggunakan multimeter.

Percobaan 1
Voltage transfer characteristic dan noise margins
dari IC 74LS04
Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

a.

Digunakan kit praktikum Parameter


Gerbang Logika Percobaan 1A, 1B

b.

Digambar kembali pada logbook keluaran


mode X-Y dari percobaan sebelumnya.

b.

Diatur setting keluaran generator sinyal


menjadi sinyal segitiga dengan frekuensi
maksimal 1 kHz dan tegangan puncak 5V,
gunakan offset DC dengan menarik knop
OFFSET keluar terlebih dahulu dan
memutarnya
sehingga
dihasilkan
tegangan minimum keluaran adalah 0 V.
digunakan
port
OUTPUT
sebagai
keluaran bukan port TTL/CMOS. Di cek
keluaran sinyal generator menggunakan
osiloskop dengan mode coupling DC
sebelum menyambungkannya dengan
inverter karena dapat merusak IC.

c.

Dilakukan langkah berikut untuk inverter


TTL 74LS04

c.

e.

Disambungkan kanal 2 osiloskop dengan


output gerbang logika (OUT)

f.

Diatur setting power supply pada


tegangan 5 V dan disambungkan dengan
VCC dan GND

g.

Diatur setting osiloskop dengan mode X-Y.


Sebelum melakukan pengamatan, diatur
posisi sinyal pada mode X-Y dengan
menekan tombol GND pada kedua kanal
masukan hingga terlihat 1 titik kecil,
ditempatkan titik yang terlihat pada
tengah osiloskop / sumbu koordinat.
Setelah itu ditekan tombol GND kembali
untuk pengamatan bentuk sinyak.

h. Dilihat keluaran osiloskop, apakah mirip


dengan gambar referensi ataukah terdapat
perbedaannya.
Dicatat hasil percobaan pada BCL

Gambar 4 Bentuk rangkaian percobaan 1

Didapatkan sinyal
dalam mode X-Y

keluaran

inverter

f.

Kemudian digambarkan pula sinyal


tersebut secara manual pada bidang
gambar yang sama pada langkah a
sehingga kedua gambar akan saling
bertumpukan dan memberntuk seperti
pada gambar 1

g.

Nilai posisi VOL, VOH, VIL, dan VIH dengan


ketelitian 1 desimal

h. Dibandingkan nilai NMH dan NML yang


didapat dair percobaan berdasarkan
rumus yang sudah diberikan dengan nilai
yang tertera pada datasheet.
i.

Dicatat hasil percobaan pada BCL.

j.

Diulangi langkah D sampai I (percobaan


2) untuk inverter CMOS 4007

Percobaan 3
Delay propagasi
a.

Digunakan kit praktikum


Gerbang Logika Percobaan 1

Parameter

b.

Disusun rangkaian seperti gambar 6


dibawah dengan kondisi seluruh alat
dimatikan

c.

Kemudian disambungkan power supply


dengan VCC dan GND kit praktikum

d. Dinyalakan power supply

Percobaan 2
Mencari nilai NML DAN NMH
a.

e.

Disambungkan output generator sinyal ke


input gerbang logika (IN)

d. Disambungkan kanal 1 osiloskop dengan


input gerbang logika (IN)

i.

d. Ditukarkan posisi probe osiloskop kanal 1


dan kanal 2 sehingga posisinya bertukar
dari percobaan 1 (kanal 1 terhubung
dengan output IC dan kanal 2 dengan
input IC).

Digunakan kit praktikum Parameter


Gerbang Logika Percobaan 1A, 1B

e.

Diubah setting triggering menggunakan


tombol slope menjadi positive edge

f.

Diatur setting setiap kanal input manjadi


1V/div . disambungkan ground channel 1
dan channel 2 dan diatur setting
TIME/DIV ke posisi terendah osiloskop
yaitu 0.2 us

g.

Diatur setting keluaran generator sinyal


menjadi sinyal kotak dengan frekuensi 50
kHz. Digunakan port OUTPUT sebagai
keluaran. Dicek keluaran sinyal generator
menggunakan
osiloskop
sebelum
menyambungkannya dengan gerbang
logika.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

h. Ditampilkan keluaran dari kedua kanal


sehingga bentuk pulsa pada saat naik
pada kanal 1 dan kanal 2 bisa diamati
secara utuh.
i.

Digunakan tombol X1/MAG untuk


memperbesar hasil yang didapatkan,
kemudian ditekan tombol x5-x10x20 dan
diperbesar hingga 10 x agar lebih jelas
terlihat

j.

Diatur posisi vertical kedua sinyal


sehingga posisi 50% berada di sumbu X
(nilai sinyal diatas dan dibawah sumbu X
ada masing-masing kanal sama).

k.

Digambarkan hasil yang didapat.\diubah


setting triggering menjadi negative edge
dan diulangi semua langkah diatas.

l.

Digunakan nilai tPLH dan tPHL yang


didapatkan untuk mencari tPD dan
tPD(average) menggunakan rumus yang telah
diberikan sebelumnya.

m. Dibaca datasheet dari 74LS08, kemudian


dibandingkan tPD dan tPD(average) yang
didapatkan pada percobaan dengan
rentang nilai yang tertulis pada datasheet.

Gambar 6 Bentuk rangkaian percobaan 4

Percobaan 5
Rangkaian kombinasional sederhana
a.

Dibuat persamaan logika : Q = A + B,


menjadi persamaan yang hanya memuat
operasi NAND atau NOR saja.

b.

Dirancang dan digambar rangkaiannya


pada
logbook,
kemudian
dibuat
rangkaiannya dari IC CMOS 7400 yang
tersedia pada project-board.

c.

Diverifikasi
fungsionalitas
rangkaian
dengan memberikan kombinasi berbagai
input yang mungkin, dicatat dan
dibandingkan hasilnya dengan true table
yang diharapkan.

Gambar 5 Bentuk rangkaian percobaan 3

Percobaan 6
Gerbang logika NOR TTL

Percobaan 4

a.

Digunakan kit praktikum Parameter


Gerbang Logika Percobaan 1D

Digunakan kit praktikum Gerbang Logika


NOR TTL

b.

Digunakan salah satu kanal masukan


osiloskop untuj mengukur tegangan
keluaran dari gerbang logika yang diukur
serta voltmeter pada pin OUT

Dihubungkan VCC dan GND ke power


supply 5 V, dihubungkan multimeter
pada terminal OUT untuk mengukur
tegangan.

c.

Dibuat table logika dari gerbang yang


dipakai dengan menvariasikan ketiga
masukan gerbang logika menggunakan
tegangna dari power supply. Untuk logika
High digunkan Vcc power supply yang
diset bernilai 5V, sedangkan untuk logika
LOW digunkan ground power supply.

Diberikan input IN A, IN B, IN C logika 0


(tegangan 0 V), baca tegangan pada OUT.
Dicatat nilai tegangan di seluruh simpul
rangkaian.

d. Diubah salah satu nilai input menjadi


logika 1 (tegangan 5 V), dibaca tegangan
pada OUT. Dicatat nilai tegangan di
seluruh simpul rangkaian

Verifikasi fungsi logika


a.
b.

c.

e.

Diubah dua nilai input menjadi logika 1


(tegangan 5V) dibaca tegangan pada OUT.

f.

Diubah semua nilai input menjadi 1


(tegangan 5V), dibaca tegangan pada OUT.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

Gambar 9 Output mode X-Y IC CMOS

Mengakhiri percobaan

4.

a.

Sebelum keluar dari ruang praktikum ,


dirapikan meja praktikum terlebih dahulu.

b.

Diperiksa kembali lembar penggunaan


meja.

c.

Dipastikan asisten telah menandatangani


catatan percobaan pada buku catatan
laboraorium.

HASIL DAN ANALISIS

Percobaan 1 : Voltage transfer characteristic dan


noise margin
Dari percobaan didapatkan tampilan output pada
osiloskop sebagai berikut :
Gambar 7 Output mode X-Y sinyal IC TTL (74LS04)

Pada percobaan 2, kondisi offsite berada tidak di


koordinat 0.0 melainkan koordinat -6.4 V
dikarenakan jika ditempatkan di 0.0 layar
osiloskop tidak dapat menampilkan seluruh sinyal
(dengan kondisi CH1 dan CH2 pada 2 V/div)
sehingga dipilih koordinat offsite pada -6.4 V.
Sinyal 1 menandakan posisi kanal 1 osiloskop
terhubung dengan input IC dan kanal 2 terhubung
dengan output IC. Sedangkan sinyal 2
menandakan posisi sebaliknya yaitu kanal 1
terhubung dengan output IC dan kanal 2
terhubung dengan input IC.

Gambar 7 diatas menunjukan kesamaan dengan


gambar reverensi static voltage transfer dari
gerbang gerbang inverter. Sehingga dapat
disimpulkan bahwa IC TTL 74LS04 merupakan IC
dengan gerbang logic inverter (NOT). Selain itu,
pada gambar diatas dapat dilihat juga adanya
noise dari sinyal yang menyebabkan sinyal yang
keluar pada osiloskop tidak berbentuk sinyal
kotak sempurna.

Berdasarkan hasil percobaan, didapatkan :


CMOS 4007
VOH : 5.60 V

VIH : 4.4 V

VOL : 0.4 V

VIL : 4 V

Sehingga
NMH

= 5.60 V 4.4 V = 1.2 V


NML

Percobaan 2 : Mencari nilai NML dan NMH


Gambar 8 Output mode X-Y IC TTL

= VOH - VIH

= VIL-VOL
= 4 V 0.4 V = 3.6 V

Datasheet CMOS 4007 [2]


VOH min 4.95 V

VIH min 4 V

VOL max 0.05 V

VIL max 1.0 V

Berdasarkan hasil percobaan, didapatkan :


TTL
VOH : 5.67 V

VIH : 4.6 V

VOL : 0.4 V

VIL : 4 V

Sehingga

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

NMH

NML

= VOH - VIH
= 5.67 V 4.6 V = 1.07 V

Gambar 12 Perbandingan delay propagation hasil


dpercobaan dengan datasheet

= VIL-VOL

Parameter

Percobaan

Datasheet
74LS08 [4]

tPHL

3.75 ns

Typ 2.5 ns ,
max 5 ns

tPLH

2.5 ns

Typ 2 ns, max


3.75 ns

tPD

3.75 ns

2.5 ns

tPD (AVERAGE)

3.125 ns

2.25 ns

= 4 V 0.4 V = 3.6 V
Datasheet IC 74LS04 [3]
VOH min 2.5 V

VIH min 2 V

VOL max 0.4 V

VIL max 0.7 V

Untuk operating point CMOS dan TTL, nilai VOH


dan VIH yang didapatkan dari percobaan sesuai
dengan datasheet CMOS 4007 dan IC 74LS04.
Namun untuk nilai VOL dan VIL tidak sesuai
dengan datasheet. Hal ini kemungkinan
disebabkan perbedaan temperature percobaan di
lab dengan temperature percobaan datasheet atau
kemungkinan
kesalahan
pembacaan
nilai
tegangan oleh praktikan.
Percobaan 3 : Delay propagasi
Volt perdiv CH1 dan CH2 diatur menjadi 4 V/div
sedangkan time perdiv diatur menjadi 100 ns/div.
Frekuensi generator sinyal yang digunakan yaitu
50 kHz
Gambar 10 Delay propagation positive edge

IC

*Typ : saat kondisi T = 250 C


Dari table diatas diketahui bahwa delay
propagation hasil percobaan lebih besar dari nilai
datasheet. Hal ini disebabkan terdapat perbedaan
temperature saat percobaan praktikum dilakukan
dengan
percobaan
datasheet.
(percobaan
datasheet dilakukan di temperature 250 C).
Namun data hasil percobaan tersebut masih valid
karena masih termasuk dalam range nilai pada
datasheet. Contohnya nilai tPHL datasheet
maksimal 5 ns dan nilai tPHL hasil percobaan yaitu
sebesar 3.25 ns (kurang dari 5 ns). Jadi nilai hasil
percobaan valid karena masih termasuk dalam
range nilai dari datasheet.
Percobaan 4 : Verifikasi gerbang logika
Tabel 1 Truth table percobaan 4

P1

P2

P3

F1
(Output
IC 1)

F2
(Output
IC 2)

Gambar 11 Delay propagation negative edge

Dari kedua gambar diatas dapat dilihat dengan


jelas delay propagation yang dihasilkan oleh
sinyal.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

Table 4 diatas adalah hasil percobaan dengan


variasi ketiga input. Untuk IC 1 hanya
menghasilkan nilai 1 (lampu menyala) saat ketiga
input bernilai 1, sehingga dapat diambil
kesimpulkan bahwa IC yang digunakan adalah IC
gerbang logic AND. Sedangkan untuk IC 2 hanya
bernilai 0 (lampu mati) saat ketiga input bernilai 1
atau invert dari IC 1, sehingga disimpulkan bahwa
IC 2 adalah IC gerbang logic NAND (Not-AND).

Percobaan 6 : Gerbang logika NOR TTL


Gambar 14 Rangkaian gerbang logika NOT TTL

Percobaan 5 : Rangkaian kombinasional sederhana


Gambar 13 Bentuk rangkaian kombinasional sederhana
Tabel 3 Hasil percobaan gerbang logika NOR

Tabel 2 Truth table dan output percobaan 5

Q1
(Perhitungan)

Q2
(Percobaan)

V (V)

0.153

4.41

4.36

4.35

Berdasarkan rangkaian kombinasional yang


dibuat, didapatkan Q1 (output hasil truth table)
dan Q2 (output hasil percobaan). Table diatas
menunjukan bahwa Q (output) hasil percobaan
sama dengan Q (output) hasil perhitungan dengan
Truthr table. Sehingga dapat disimpulkan bahwa
persamaan logika OR ( Q = A + B ) dapat dibuat
).
menjadi bentuk logika NAND (Q =

F
perhitungan

F
percobaan

V (V)

4.1

0.119

0.053

0.103

Tabel 4 Tegangan di setiap simpul (node)

Node
A

C
1

0.855

0.133

5.080

5.10

4.58

1.737

1.033

2.985

0.336

3.492

2.481

2.498

1.750

0.927

0.873

4.98

0.732

2.628

1.860

0.981

0.923

4.98

0.783

Berdasarkan table diatas diketahui F (output)


percobaan hanya bernilai 1 saat ketiga input
bernilai 0. Nilai ini sama dengan nilai F hasil
perhitungan dengan truth table sehingga dapat
dipastikan bahwa gerbang logika yang digunakan
pada percobaan 6 ini adalah gerbang logika NOR
(Not-OR).

5.

KESIMPULAN

Kesimpulan yang didapatkan dari percobaan


modul 1 ini, yaitu telah dipahami erbagai
karakteristik gerbang logika (yaitu voltage transfer,
noise margin, dan delay propagation). Lalu juga
telah dapat diketahui operating point ( VIL, VIH,
VOL dan VOH) dari suatu sinyal pada osiloskop.
Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

Kemudian dalam pembuatan rangkaian gerbang


logika, suatu persamaan logika dapat diubah
bentuknya (dikonversikan) kedalam bentuk
persamaan logika yang lain. Serta untuk
membuktikan kebenaran atau kesamaannya dapat
diuji dengan menggunakan truth table. Selain
untuk menguji, truth table jug adapat digunakan
untuk mengidentifikasi suau gerbang logika

DAFTAR PUSTAKA
Mervin T Hutabarat, Arif Sasongko,
Praktikum Sistem Digital, Laboratorium Dasar
Teknik Elektro ITB, Bandung, 2014.
[1]. http://www.sharemyeyes.com/2013/04/m
engenal-gerbang-logika-logic-gate.html,
2
Oktober 2014, 10:02
[2]. http://www.isi.edu/~vernier/EE327/cd40
07_intersil_datasheet.pdf, , 2 Oktober 2014,
10:30
[3]. http://ecee.colorado.edu/~mcclurel/sn74ls
04rev5.pdf, 2 Oktober 2014, 11:39
[4]. http://www.skot9000.com/ttl/datasheets/
8.pdf, , 2 Oktober 2014, 11:45

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB