Anda di halaman 1dari 4

Seminar on Air - PPI Tokyo Institute of Technology 1999-2000 No.1 hal.

44-47

ZOA NO 19 (TANGGAL ON AIR 14 S/D 17 FEBRUARI 2000, DENGAN MODERATOR : IRWAN


PRASTEYO)

ONE CHIP VIDEO PHONE SYSTEM


Trio Adiono
Dept. of Communications and Integrated Systems,
Tokyo Institute of Technology,
email: tadiono@ss.titech.ac.jp

ABSTRAK
Pada makalah ini dibahas tentang perancangan rangkaian terintegrasi untuk aplikasi telepon video (video phone). Agar
dapat menggunakan media komunikasi yang telah ada, dan mepermudah dalam menggunakan sistem yang dirancang,
maka aplikasi video phone yang dirancang ditujukan pada media telepon biasa (Public Service Telephone Network).
Keterbatasan bitrate kanal PSTN pada 27KHz, menuntut pengguaan metoda kompresi citra yang dalam penel;itian ini
mengadopsi standard ITU-T H.263+. Besarnya jumlah data, kompleksitas dan tingginya kecepatan komputasi menuntut
implementasi sistem pada perangkat keras. Sistem dirancang dengan menggunakan bahasa pemrograman perangkat
keras (VHDL), dan kemudian disintesa secara otomatis menjadi rangkaian terintegrasi (integrated circuit) pada
teknologi standard cell. Verifikaasi dilakukan secara perangkat lunak dan perangkat keras (in circuit verifiacation)
dengan menggunakan Field Prorammable Gate Array (FPGA).

1. PENDAHULUAN transmisi kecepatan rendah dari International


Kemajuan dunia informasi saat ini menuntut media Telecommunication Union (ITU), yaitu H.263+.
komunikasi yang tidak terbatas hanya pada suara, tetapi Prinsip kompresi standard ini sama dengan teknologi
juga gambar/citra. Kendala yang dihadapi ketika kita MPEG-2 yang banyak digunakan pada teknologi VCD
harus mengirimkan data citra bergerak (Video) adalah dan HDTV. Pada dasarnya teknik kompresi ini
sangat besarnya data yang harus dikirimkan. Agar mata dilakukan dengan membagi citra atas blok-blok, dan
kita dapat melihat pergerakan yang smooth, diperlukan hanya mengirimkan informasi blok yang berubah untuk
30 frame data per detik (NTSC) atau 25 Frame per detik mereduksi jumalah data. Karena dapat dipahami
(PAL). Hal ini dapat dilihat pada kasus transmisi data bahwa, dalam kecepatan 30 gambar per detik,
citra dengan ukuran yang sangat kecil (176 x 144 perubahan tidak akan terjadi pada kesuluruhan gambar,
piksel), dibutuhkan kemampuan mengirim data sebesar terutama pada citra latar (background) yang cendrung
6.082.560 bit data (6 Mega bit). Ukuran citra tersebut statis.
sangat kecil dibandingk dengan Monitor PC yang bisa Penelitian difokuskan pada prancangan dan
1024 x 680 piksel. Dengan menggunakan media implementasi Video Phone pada satu integrated circuit.
komunikasi yang ada saat ini, yaitu media telepon biasa Sistem video phone terdiri atas banyak proses kompleks
yang kita gunakan (PSTN), kemampuan dan sederhana yang independent. Secara garis besar
mentransmisikan data terbatas sekitar 27.000 bit/detik. sistem terdiri atas unit Motion Estimation, Discrete
Dengan demikian diperlukan suatu proses kompresi dan Cosine Transform (DCT), Quantizer, Deblocking
dekompresi informasi citra. Filter, Motion Compensation, Variable Length Coding,
Pada produk elektronika saat ini sudah kita temui Camera Interface dan LCD Interface seperti yang
produk semacam ini, namun demikian kinerja masih terlihat pada Gambar 1.
terbatas pada jumlah frame per detik, dan kualitas
gambar masih tidak baik. Sebagai contoh produk Video Compressed
Video Video Out
Phone NTT yang dapat kita lihat di TV, masih terbatas In T Q VLC B
pada line telepon ISDN (64KBps -128 KBps).
Melihat dari permasalahan diatas, maka dibutuhkan -1
Eval. NZ
RF Coeff.
suatu system perangkat keras khusus yang dapat
mengkompresi dan dekompresi data Video, sehingga T-1

diperoleh kinerja 30 frame/detik, dan dapat Rate Control

ditransmisikan melalui line telpone biasa.


DBLK RECON
2. BLOK DIAGRAM SISTEM DAN
Motion
LINGKUPEKERJAAN Estimation
Penelitian melingkupi beberapa aspek, yaitu VLC
T
: Variable Length Coding
: DCT Transform
Q
B
: Quantizer
: Buffer
perancangan algoritma kompresi (Video/Audio), RECON
RF
: Predicted Image Reconstruction
: Refresh Unit
DBLK : Deblocking Filter

rangkain terintegrasi (IC) dan protokol. Untuk


algoritma kompresi, digunakan standard kompresi untuk Gambar 1. Blok diagram ITU-T H.263+Video Coding

44
Seminar on Air - PPI Tokyo Institute of Technology 1999-2000 No.1 hal. 44-47

Pada tahap awal perancangan, system disimulasikan IC blank sesuai dengan fungsi logika yang kita
pada perangkat lunak. Pada tahap ini , dibagian tertentu harapkan. IC blank ini sebenarnya IC yang terdiri dari
yang bukan merupakan standard kita melakukan banyak gerbang logika (yang saya gunakan mencapai
modifikasi untuk memperoleh kulatitas gambar yang 250.000 gerbang logika), yang interkoneksinya dapat di
baik dan teknik memproses yang mudah untuk di program melalui software
implementasikan pada perangkat keras.
Proses komputasi tersebut kemudian dipetakan ke 4. KESIMPULAN DAN DISKUSI
Arsitektur Prosesor (Dalam hal ini kami menggunakan 4.1 Kesimpulan
pemrosesan digital). Keterbatasan waktu komputasi, Perancangan satu chip untuk aplikasi video phone
yaitu harus dapat memproses 30 frame data citra per pada media PSTN diperlukan karena besarnya jumlah
detik, menjadi salah satu requirement pada saat dan kompleksitas komputasi yang ada dan cepatnya
perencanaan. Pada bagian ini diperlukan teknik-teknik waktu komputasi yang diperlukan. Besarnya densitas
komputasi parallel dengan menggunakan banyak rancangan dan untuk mempersingkat waktu
prosesor untuk satu proses tertentu. Tetapi semakin perancangan memerlukan penggunaan metoda
banyak prosesor yang kita gunakan, akan berdampak perancangan dengan menggunakan bahasa
pada luasnya chip/silicon yang dibutuhkan, sebagai pemrograman perangkat keras dan sintesa ke teknologi
contoh untuk luas chip 1mm x 1mm, untuk 10 sample standard cell.
chip, dibutuhkan biaya proses sekitar 30.000 US$.
Permasalahan lain yang di hadapi adalah karena harga 4. 2 Diskusi
produk lahir diharapkan serendah-rendahnya, maka A.Pertimbangan Pengambilan Solusi Perangkat Keras
dalam perancangan harus diusahakan menggunakan A.1. Sebagian besar proses pengolahan citra memiliki
komponen pendukung yang semurah-murahnya. sifat input data yang besar , operasi matrix untuk setiap
Biasanya performance komponen murah ini tidak terlalu pixel (seperti transformasi DCT), yang semuanya ini
baik alias kecepatannya sangat rendah dan lain mengakibatkan jumlah komputasi yang sangat besar.
sebagainya. Hal ini juga mengharuskan kita membuat Dengan demikian tentu saja diperlukan satu generaln
rancangan yang kompleks dan penuh trick khusus. purpose prosesor (seperti komputer dengan kecepatan
. tinggi) atau banyak prosesor untuk aplikasi khusus
dengan kecepatan rendah.
3. METODOLOGI/RANCANGAN A.2. Sifat komputasi dari pengolahan citra adalah
EKSPERIMENT sederhana (tambah/kurang, kadang-kadang kali/bagi),
Perancangan dilakukan dalam level Very High Speed tidak memerlukan fungsi floating point, integral dan lain
Design Language (VHDL). VHDL adalah salah satu sebagainya yang membutuhkan prosesor yang
bahasa deskripsi perangkat keras, yang menyerupai kompleks. Dengan demikian cost untuk membuat 1
bahasa C /C++. Dengan tools ini kita cukup general purpose prosesor (komputer) bisa jadi jauh lebih
mendeskripsikan behaviour perangkat keras yang kita mahal dibanding membuat 1000 unit prosesor yang
rancang dalam sebuah bahasa pemrograman, dan hanya bisa tambahkurang.
kemudian melakukan simulasi output perangkat keras 3. Sifat komputasi citra sangat homogen untuk tiap
tersebut. Setelah rancangan selesai, deskripsi kelompok piksel, dengan demikian apabila kita dapat
perangkat keras tersebut secara otomatis di synthesis menyediakan data secara bersamaan otomatis kita dapat
oleh tools khusus menjadi rangkaian gerbang-gerbang melakukan komputasi secara parallel. Berbeda dengan
logika (AND/OR, XOR.. dsb). Rancangan dalam kalau kita mengimplementasikan program pada
bentuk gerbang logika ini kemudian di petakan ke Komputer, semua proses dilakukan secara serial, satu
rangkaian transistor untuk dilakukan proses pengaturan proses baru bisa dilakukan setelah satu proses selesai,
penempatan (placement) dan interkoneksi (routing) meskipun proses tersebut sangat sederhana
diatas silicon. 4. Banyak teknik memanipulasi komputasi menjadi
Setiap tahapan synthesis dan pemetaan ini tentu saja sederhana. Sebagai contoh, kalau kita melakukan
memerlukan intervensi perancang untuk memastikan perkalian konstanta 16 dengan input yang mempunyai
kinerja sistem yang dirancang sesuai dengan spesifikasi range dari 0 sampai 16. Dengan komputer biasa akan
yang ditetapkan. Terutama dalam hal kecepatan dan dilakukan 16 kali penjumlahan, yang artinya
luas silikon yang digunakan. Sebelum chip dikirim ke memerlukan waktu 16 kali perioda clock. Tetapi
vendor untuk di proses menjadi chip yang sebenarnya, bayangkan kalau kita menyimpan semua hasil perkalian
dilakukan proses verifikasi dalam bentuk bilangan 0 sampai 16 dengan 16 di ddalam sebuah
mengimplementasikan rangkaian pada blank chip, yaitu memory, maka tergantung berapa inputnya, outputnya
Field Programmable Gate Array (FPGA). Karena akan diperoleh dalam waktu 1 perioda clock. Teknik ini
proses IC menyangkut biaya yang sangat besar, dan banyak kita aplikasikan pada transformasi-transformasi
kesalahan satu transistor dari sekian ratus ribu transistor yang menyangkut perkalian dengan konstanta.
dapat bersifat fatal, maka tahap verifikasi ini sangatlah Pada akhirnya keputusan tergantung kepada cost
penting. pembuatan prosesor tersebut yang tergantung pada
Teknologi IC saat ini memungkinkan kita mengetes factor kecepatan, banyak prosesor, kompleksitas, luas
rancangan IC yang akan kita buat dengan memprogram rancangan, dan efisiensi penggunaan prosesor.

45
Seminar on Air - PPI Tokyo Institute of Technology 1999-2000 No.1 hal. 44-47

B. Prospek Penerapan Teknologi FPGA di Indonesia merupakan nilai yang baik menurut mata manusia.
Teknologi FPGA merupakan suatu sarana untuk Nilai dibawah itu akan memperlihatkan efek kotak-
pembuatan prototype produk elektronika secara cepat. kotak pada citra hasil, seperti pada film-film VCD yang
Dalam hal cost Development Tools, teknologi ini cukup sering kita lihat.
feasible untuk diterapkan di Indonesia. Pada produk
dalam jumlah kecil dan sangat spesifik, teknologi ini E. Struktur Prosesr
bisa langsung digunakan. Pada produk dalam jumlah Pada dasarnya prosesor ini adalah Dedicated
banyak, maka Teknologi FPGA tidak efisien lagi dalam Processor atau prosesor untuk aplikasi khusus.
hal cost per IC. Namun demikian teknologi FPGA juga Berbeda dengan prosesor Pentium, 486 dsb, yang
memungkinkan pengkonversian dari IC FPGA ke IC merupakan general purpose prosesor, artinya pada
hardwired, yang apabila diproduksidalam jumlah besar general purpose prosesor hanya terdapat satu unit
akan lebih murah. Aritmatik , yang dapat melakukan komputasi. Prosesor
yang kami rancang ini terdiri dari Banyak
C. Sistem Layer pada standard MPEG prosesor/aritmatik unit, Memory, ROM, Interface to PC,
Dalam dunia transmisi multimedia, kita berusaha dan Interface to LCD. Jumlah unit aritmatik/prosesor
menggabungkan beberapa media menjadi satu bentuk tergantung dari fungsi matematik yang akan kita
data untuk ditransmisikan melalui media tertentu, bisa pertakan. Sebagai contoh, kalau ada fungsi (A+B)-C.
internet, line telepon, satelit, dsb. Mpeg sendiri Maka kita dapat buat dua prosesor yang satu untuk
mencakup media suara dan gambar. Dalam hal ini menjumlah A+B, dan keluarannya di masukan ke
mpeg memisahkan deskripsi tentang proses coding prosesor tang melakukan pengurangan dengan C.
untuk suara dan citra. Proses pemisahan unilah yang Dengan cara ini maka kita akan banyak menemui unit-
disebut layer. Pada level tertentu kedua media ini akan unit aritmatik yang terususun membentuk array.
digabung dalam satu layer yang disebut Mpeg Susunan seperti inilah yang disebut pipeline oleh Pak
System. Layer Mpeg sendiri jumlahnya tergantung Dany, yaitu keluaran dari satu proses merupakan
versi Mpeg yang kita gunakan. Untuk MPEG 1 ada masukan dari proses berikutnya. Pada general purpose
sekitar 5 layer, dan untuk Mpeg 2 ada sekitar 10. prosesor , proses A+B, dan - C , dilakukan oleh prosesor
Biasanya deskripsi layer Audio ada pada layer 3, yang sama sehingga diperlukan proses antrian.
sehingga disebut MPEG-layer Sedangkan pada proses pipeline, setelah A+B selesai
bisa langsung dikurangi oleh C, dan untit A+B bisa
D. Format Citra melakukan proses yang sama dengan data baru.
Dalam dunia kompresi dan dekompresi dipergunakan
format citra standard, yang disebut Common
Intermediate Format (CIF). Ukuran dari citra ini 5. REFERENSI
beragam, tergantung media komunikasi yang akan kita [1] G. Cote, B. Erol, M. Gallant, and F. Kossentini :
gunakan, yaitu Sub-QCIF, QCIF, CIF, 16 CIF. Q H.263+: Video Coding at Low Bit Rates”,
sendiri kalau tidak salah berarti Quick, karena biasanya http://www.ece.ubc.ca/spmg/
digunakan untuk saluran transmisi berkecepatan rendah, [2] ITU-T, Study Group 16 : Video Codec Test Model,
seperti line telepon biasa. QCIF sendiri memiliki Near-Term, Version 10 (TMN10) Draft 1,”
ukuran citra 176 x 144 piksel. Kecil memang, tapi Document : Q15-D-65d1.
cukup untuk pengiriman data gambar seperti pas foto. [3] ITUT, Study Group 16 : Video Codec Test Model,
Dalam mengukur kinerja algoritma, kita menggunakan Near-Term, Version 9 (TMN9),” Document :
file-file citra standard yang telah ditetapkan oleh ITU Q15-C-15.
(International Telecommunication Union), dalam format
CIF dan turunannya tersebut. Sebagai contoh kita 6. PERKENALAN DENGAN PRESENTER
bisa menggunakan sebuah file yang berisi gambar Miss Trio Adiono received the B.S.
America yang sedang bicara di TV, gambar Salesman degree in electrical engineering,
yang sedang jualan, gambar Si Claire yang sedang the M.S. degree in Microelec-
menelpon dan lain sebagainya. Masing-masing tronics from Bandung Institute of
sekuense gambar memiliki karakteristik dan tujuan Technology, Indonesia, in 1994
tertentu. Seperti Miss America lebih cocok untuk and 1996, respectively. He
menggambarkan pergerakan wajah dan kepala, karena currently working toward his PhD degree in Very Large
praktis dalam sekuense ini hanya kepala, mulut dsb saja Scale Integrated Circuit (VLSI) Design at Kunieda
yang bergerak. Sedangkan sekuens Claire lebih Laboratory, Tokyo Institute of Technology.
menekankan pergerakan badan, karena kalau kita lihat He joined the Department of Electrical Engineering,
gambarnya akan tampak si Claire menggerakan kepala the Bandung Institute of Technology, as lecturer in April
dan rambutnya seperti iklan Sun Silk. Dengan 1998. His current research interests include very low
menggunakan sekuens standard inilah kami mengukur bit-rate video coding, motion estimation techniques,
performance PSNR, yaitu Peak Signal To Noise Ratio. H.263 video standard, Mpeg-4 Video Codec, VLSI
Yang merupakan perbandingan antara (citra coding - Architecture for Video Applications, and Machine
citra asli)/citra asli. Biasanya nilai sekitar 38-42 dB, Vision System.

46
Seminar on Air - PPI Tokyo Institute of Technology 1999-2000 No.1 hal. 44-47

He joined Inter University Center on KESAN DAN PESAN DARI PRESENTER


Microelectronics, Bandung Institute of Technology as a TERHADAP ZEMI ON AIR (ZOA)
researcher, conducting research in Binary Template Zoa merupakan sesuatu kegiatan yang efektif dan
Matching Processor Design, Machine Vision System effisien yang dapat membantu membentuk komunikasi
Design, and Automatic Object Tracking. During his di lingkup PPI-Tokodai. Kegiatan ini perlu di lanjutkan
research, he used FPGA, and various type of DSP as dan di kembangkan ke arah kerjasama-kerjasama yang
system impelementer. lebih real diantara anggota.

47