MODUL 06 PROYEK PERANCANGAN RANGKAIAN DIGITAL BAG.

2
Raden Fajar Hadria Putra (13511076)
Yosafat Marthin Samosir (18011053)
Asisten: Fajar Arief P. (13209099)
Tanggal Percobaan: 6/12/2012
EL2195-Praktikum Sistem Digital

Laboratorium Dasar Teknik Elektro - Sekolah Teknik Elektro dan Informatika ITB

Abstrak
Percobaan kali ini adalah percobaan
perancangan dan pelaksanaan proyek
pembuatan rangkaian digital. Percobaan
ini terdiri dari beberapa bagian, yaitu
desain, implementasi, dan pengujian
sistem yang dibuat. Rangkaian digital
yang dibuat memiliki FSM yang terdiri
dari sedikitnya 3 blok. Perancangan
rangkaian
menggunakan
VHDL.
Interface yang dapat digunakan berupa
VGA, sound card, USB, koneksi serial,
atau lainnya yang ada di board FPGA.
Kata kunci: FPGA, FSM, VGA, VHDL.
1. PENDAHULUAN
Setelah praktikum-praktikum yang telah
dilakukan, pada praktikum kali ini praktikan
diminta untuk menggunakan apa yang telah
dipelajari
dalam
praktikum-praktikum
sebelumnya. Praktikan diminta untuk dapat
membuat proyek yang memiliki desain dan
implementasi VHDL karya praktikan sendiri.
Kemudian dilakukan praktikum proyek ini
dengan tujuan :

Menspesifikasikan
mendeskripsikan
sederhana.

Membagi sistem menjadi satu atau

lebih jalur data dan kendali.

Mendesain jalur data sistem.

Mendesain kendali sistem.

Mengintegrasikan jalur data dan

kendali ke dalam sistem secara
keseluruhan.

Mengimplementasikan sistem digital

dari VHDL menggunakan FPGA dan
komponen tambahan yang diperlukan
(seperti LCD).

sistem

dan
digital

Menguji dan menganalisa sistem yang

sudah dibangun.

Mempresentasikan hasil sistem yang

telah dibuat.

2. TEORI DASAR
2.1

FPGA

Field-Programmable
Gate
Array
(FPGA)
adalah
komponen
elektronika
dan
semikonduktor yang mempunyai komponen
gerbang terprogram (programmable logic)
dan sambungan terprogram. Komponen
gerbang terprogram yang dimiliki meliputi
jenis gerbang logika biasa (AND, OR, XOR,
NOT) maupun jenis fungsi matematis dan
kombinatorik yang lebih kompleks (decoder,
adder, subtractor, multiplier, dll). [1].

2.2

VHDL

VHDL
merupakan
sebuah
bahasa
pemrograman
yang
digunakan
untuk
mendeskripsikan hardware. VHDL merupakan
singkatan dari VHSIC (Very High Speed
Integrated Circuit) Hardware Description
Language.. Manfaat utama dari VHDL ketika
digunakan untuk mendesain sebuah sistem
adalah kemampuannya untuk memodelkan
sistem tersebut serta mensimulasikannya
sebelum synthesis tools mentranslasikannya
ke hardware, [2].

2.3

FINITE-STATE MACHINE

Finite state machine adalah suatu perangkat

atau model perangkat yang memiliki
sejumlah state dan pada satu waktu dapat
berada dalam salah satu state tersebut. Dia
dapat memproses input dan menghasilkan
transisi dari state satu ke state lain atau
menghasilkan output berupa aksi, [3].

2.4

VGA

VGA itu singkatan dari Video Graphics

Adapter, merupakan perangkat hardwere
yang berfungsi untuk mengubah sinyal digital
dari komputer menjadi tampilan grafik di
layar monitor, dengan kata lain seluruh

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

tampilan/gambar yang muncul di layar

monitor adalah hasil dari kerja VGA, [4].

2.5

DESKRIPSI PROYEK

Proyek yang praktikan buat merupakan

proyek pembuatan rangkaian digital untuk
simulasi vending machine sederhana, yaitu
dengan
memasukkan
sejumlah
uang
beberapa kali minimal mencapai harga
barang
dalam
vending
machine
dan
kemudian memilih salah satu pilihan barang
yang harganya dapat dijangkau dengan
jumlah uang yang dimasukkan.

Gambar 3.2 FSM Sistem

FSM ini diintegrasikan dengan modul VGA
dengan memproses output dari FSM sebagai
input dari VGA.

3. SPESIFIKASI PROYEK DAN

METODOLOGI
Dalam simulasi yang praktikan buat, vending
machine terdiri dari empat pilihan, yaitu
pilihan barang 1 yang berharga 500, barang
2 yang berharga 1000, barang 3 yang
berharga 3000, dan pilihan untuk mengambil
kembalian. Input terdiri dari dua jenis, yaitu
uang 500 dan 1000. Jika input uang telah
melebihi harga suatu barang, maka barang
tersebut dapat dibeli, yang menyebabkan
total uang masukan berkurang sejumlah
harga barang tersebut. Jika input total
masukan uang kurang dari harga barang,
barang tersebut tidak dapat dipilih, sehingga
input total masukan uang tidak berkurang
dan barang tidak bisa dibeli. Outputnya
adalah beberapa blok berbeda warna yang
merepresentasikan barang-barang dan blok
kembalian. Jika barang dapat dibeli atau
kembalian dapat diambil, maka blok akan
berwarna sesuai seharusnya, dan jika tidak
dapat dibeli, maka akan berwarna hitam.

Pada praktikum kali

digunakan adalah :

ini

peralatan

yang

Komputer (PC) yang telah ter-install

program Quartus II dan Modelsim.

FPGA development board, tipe ALTERA

DE1 beserta perlengkapannya yang
meliputi :

3.1

Board FPGA tipe DE1.

Catu daya + kabel dan konektor

tambahan.

Kabel downloader ByteBlaster II

dan USB-Blaster.

Monitor LCD.

PENGERJAAN PROYEK

1. Merancang koordinat piksel untuk setiap

blok. Setelah dirancang desain dikodekan
dengan VHDL.
2. Menulis kode VHDL pada proyek bagian
color_rom_vhd.vhd untuk koordinat piksel
atau batas-batas piksel.
3. Desan diuji dengan mengimplementasikan
desain pada FPGA dan melihat hasilnya pada
layar monitor.

Gambar 3.1 Display VGA

4. Menuliskan kode VHDL pada proyek bagian

color_rom_vhd.vhd untuk membentuk blokblok representasi barang.
5. Desan diuji dengan mengimplementasikan
desain pada FPGA dan melihat hasilnya pada
layar monitor.
6. Jika pengimplementasian belum selesai
dan butuh pengerjaan lebih lanjut, maka
dilanjutkan pada praktikum berikutnya.

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

3.2

PROSES DESAIN

Pertama, praktikan membuat FSM yang akan

digunakan
dengan
memikirkan
semua
kemungkinan yang akan terjadi dalam sistem
yang praktikan buat, kemudian praktikan
membuat kode VHDL dengan mengambil
template dari hasil praktikum sebelumnya
dan memodifikasi kode sesuai desain yang
praktikan buat. Desain vending machine
dipilih karena praktikan memprediksikan
bahwa desain vending machine dibuat
dengan sistem yang sederhana tanpa
memanfaatkan clock dan hanya memakai
satu variabel integer.

3.3

STRATEGI PENGUJIAN

Sebelum praktikum pertama pengerjaan

proyek, praktikan hanya dapat menguji
sistem dengan mengecek apakah kode VHDL
yang praktikan desain dapat di-compile atau
tidak, karena praktikan tidak memiliki FPGA
di rumah masing-masing. Saat praktikum
pertama pengerjaan proyek, praktikan mulai
menguji
sistem
dengan
mengimplementasikan
sistem
ke
layar
dengan menggunakan FPGA. Pengujian
dilakukan dengan menekan tombol pushbutton yang digunakan untuk memasukkan
input uang dan dilihat apakah layar akan
menampilkan warna yang sesuai dengan
desain yang praktikan buat. Lalu diuji pula
apakah switch reset akan mengembalikan
layar pada state awal atau tidak.

Gambar 4.3 Simulasi Input 1000, Input Pilih

500 dan Input Pilih Kembalian

Gambar 4.4 Simulasi Input Uang 1000

4. HASIL DAN ANALISIS

4.1

Gambar 4.2 Hasil Simulasi Input Uang 1000

dan input pilih 500

HASIL SIMULASI FUNGSIONAL

Saat dilihat hasil simulasi fungsionalnya,

ternyata sejumlah input tidak memberikan
pengaruh pada VGA, yang mengakibatkan
gagalnya implementasi.
Karena simulasi fungsional sistem yang
praktikan buat tidak sesuai yang diharapkan,
maka diprediksikan saat implementasi tidak
akan sesuai yang diharapakan praktikan.

4.2
Gambar 4.1 Hasil Simulasi Input Uang 500

HASIL IMPLEMENTAS

Setelah diimplementasi, ternyata sesuai

dengan prediksi praktikan, hasil yang
dikeluarkan oleh layar tidak sesuai dengan
yang diharapkan. Seharusnya saat pertama
diprogram, layar mengeluarkan layar hitam
karena belum ada input apa-apa, namun saat
diprogram warna pilihan merah, hijau, dan
kembalian
langsung
menyala.
Setelah
ditekan tombol-tombol input uang maupun

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

pilihan, tidak ada perubahan apa-apa pada

layar. Namun, saat switch reset diganti, hasil
yang ditmapilkan sesuai, yaitu mengubah
layar menjadi hitam.

4.3

KESESUAIAN HASIL DENGAN

SPESIFIKASI

Seperti
yang
telah
disebutkan,
hasil
implementasi tidak sesuai harapan seperti
ide dan spesifikasi yang praktikan buat. Input
yang di-assign dalam sistem tidak berjalan
sama sekali dan inisialisasi saat diprogram
masih salah. Poin-poin yang sesuai dengan
spesifikasi adalah tampilan layar secara
penuh dan switch reset yang berhasil
membuat layar menjadi hitam, yaitu state
awal yang seharusnya.

4.4

Proyek untuk praktikum kali ini tidak

sesuai spesifikasi yang diharapkan
karena beberapa kesalahan yang
dapat membuat sistem menghasilkan
hasil yang berbeda.

Praktikan
dapat
menganalisis
kesalahan-kesalahan
yang
mengakibatkan
gagalnya
sistem
memenuhi spesifikasi.

6. PEMBAGIAN KERJA
Raden Fajar Hadria Putra :
-

Membuat
dan
memodifikasi
kode VHDL untuk sistem

Memperbaiki kode VHDL sistem

jika terjadi kesalahan

Membuat laporan praktikum kali

ini.

ANALISIS DESAIN DAN HASIL

Karena sistem gagal berfungsi sesuai dengan

spesifikasi dalam beberapa hal yang kritis,
praktikan
menyimpulkan
kemungkinan
penyebab sistem tidak berfungsi adalah
sebagai berikut:
-

Variabel total yang digunakan

tidak memberikan respon dan
pengaruh
terhadap
input,
karena output pada layar tidak
sesuai
dengan
perubahan
variabel seharusnya.

Kesalahan
dalam
inisialisasi
state, karena saat layar pertama
diprogram initial statenya tidak
sesuai dengan initial state yang
seharusnya hanya menampilkan
warna hitam.

Gagalnya
input
untuk
mempengaruhi variabel. Sama
seperti kemungkinan pertama,
namun untuk kemungkinan kali
ini input uanglah yang tidak
memberi pengaruh terhadap
variabel.

Yosafat Marthin Samosir :

-

Memberikan ide dan spesifikasi

serta mendesain FSM

Memberi
template
membuat kode VHDL

Mengecek apakah sistem sudah

berjalan dengan benar atau
belum.

untuk

DAFTAR PUSTAKA
[1]

http://id.wikipedia.org/wiki/FPGA

[2]

http://imansutarno.blogspot.com/20
10/10/vhdl.html,

[3]

http://v3.juhara.com/id/artikel/pemr
ograman-delphi/16-object-orientedfinite-state-machine

[4]

http://wahanaava.blogspot.com/201
2/06/vga-adalah-kepanjangan-darivideo.html

Tidak ada kesalahan dalam pemberian warna

dan bekerja atau tidaknya input di FPGA,
karena saat pengetesan sederhana warna
yang ditampilkan sesuai dengan tampilan
penuh yang diharapkan dan tombol-tombol
memberi respon dengan benar.

5. KESIMPULAN
Ada beberapa kesimpulan dari modul
bagian 2 ini, diantaranya :

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

Lampiran VHDL code sistem :

top_level_2.vhd

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

color_rom.vhd

hitunguang.vhd

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB

Laporan Praktikum - Laboratorium Dasar Teknik Elektro STEI ITB