Anda di halaman 1dari 12

Transistor-Transistor Logic (TTL)

Hadha Afrisal, 35448 Jurusan Teknik Elektro FT UGM, Yogyakarta

1.1

INTRODUCTION Logic family dari jenis TTL (Transistor-Transistor Logic) merupakan gerbang-gerbang logika yang tersusun dari transistor-transistor BJT. Meskipun namanya TTL, namun tidak hanya tersusun dari transistor saja, namun ada komponen-komponen pendukung di dalamnya, yaitu resistor dan PN-junction diode. Gerbang-gerbang logika dari logic family TTL ini banyak dipakai dalam perancangan IC-IC digital dalam level LSI. Logic family TTL ini memiliki sub-family yang akan dijabarkan dengan bagan berikut,

sub-family yang akan dijabarkan dengan bagan berikut, Penamaan IC Digital Gerbang Logika Logic Family TTL Jenis

Penamaan IC Digital Gerbang Logika Logic Family TTL

Jenis Gerbang-gerbang logika pada family TTL pada umumnya dibagi menjadi 2 jenis yaitu tipe 74 dan tipe 54. Kedua jenis ini identik, yang membedakan hanya range suhu kerjanya. Seri 74 memiliki suhu kerja 0 sampai 70˚ C, sedangkan seri 54 memiliki suhu kerja antara -55˚ C sampai +125˚C.

Penamaan sebuah IC digital gerbang logika TTL didasarkan pada:

1.2 GERBANG-GERBANG LOGIKA Dari masing-masing subfamily dihasilkan gerbang-gerbang logika, sehingga tiap-tiap subfamily memiliki versi gerbang logika masing-masing. Namun, mayoritas susunan gerbang logika hampir mirip, misal gerbang NAND pada standard TTL, rangkaiannya sama persis dengan low-power atau high-power TTL, yang membedakan hanyalah nilai komponen yang dipakai saja.

1.2.1 Standard TTL

a. NAND gate Input A Input B Output 1 0 0 1 2 0 1
a.
NAND gate
Input A
Input B
Output
1 0
0
1
2 0
1
1
3 1
0
1
4 1
1
0

Gerbang NAND memiliki table kebenaran seperti yang ditunjukkan pada tabel. Cara kerja rangkaiannya adalah sebagai berikut, 1) Ketika kedua input LOW, maka aka nada arus yang mengalir pada base-emitter Q1, sehingga Q2 menjadi cut-off. Karena Q2 cut-off maka Q3 akan saturasi (on) dan Q4 off, akibatnya output (Y) akan bernilai HIGH. Dimana nilai V OH (min)= 2.4 V untuk supply tegangan minimum pada Vcc dengan arus sourcing 400 uA. Q3 berfungsi sebagai source-current (pull-up transistor).

supply tegangan minimum pada Vcc dengan arus sourcing 400 uA. Q3 berfungsi sebagai source-current (pull-up transistor).

2)

Ketika salah satu input bernilai LOW (ditunjukkan dengan no. 2 dan 3 pada tabel kebenaran), maka akan ada arus yang mengalir di base-emittor Q1 sehingga Q2 akan off. Sampai disini step-stepnya akan sama dengan no. 1) karena Q2 satu-satunya pemicu untuk Q3 dan Q4. Sehingg ketika salah satu input bernilai LOW, maka output (Y) akan HIGH.

3)

Ketika kedua input bernilai HIGH, tidak ada arus yang mengalir melalui base-emitter Q1 melainkan arus akan mengalir pada base-collector Q1 yang menyebabkan Q2 saturasi (on). Akibatnya Q3 cut-off dan Q4 saturasi. Kondisi tersebut mengakibatkan logika output bernilai LOW, dimana V OL maksimum 0.4 V dengan sinking-current 16 mA dari load eksternal. Q4 berfungsi sebagai current-sinking (pull-down transistor). Diode 1 berfungsi untuk mencegah Q3 mengkonduksi arus (meskipun arus itu kecil).

mencegah Q3 mengkonduksi arus (meskipun arus itu kecil). Totem-Pole pada Output Stage Kombinasi Q3 dan Q4

Totem-Pole pada Output Stage Kombinasi Q3 dan Q4 disebut sebagai susunan output totem-pole. Susunan totem-pole memiliki keuntungan dan kerugian. Keuntungan totem-pole adalah sebagai berikut,

a) Output impedance menjadi kecil saat state output HIGH maupun LOW. Saat high state, Q3 bertindak sebagai emitter follower dan memiliki output impedance sekitar

70Ω. Sedangkan saat low state, Q4 saturasi dengan output impedance sekitar 10Ω saja.

b) Dengan output impedance yang kecil, maka jika terdapat kapasitor pada rangkaian output akan cepat dalam charging maupun discharging, sehingga memungkinkan digunakan dalam rangkaian yang membutuhkan transisi cepat dari state satu ke state yang lain.

c) Pada saat low state, jika tidak ada Q3 (Q4 langsung menyambung Vcc melalui R3), maka Q4 akan menarik arus yang sangat besar. Dengan adanya kombinasi totem-pole, maka arus yang dialirkan ke Q4 menjadi kecil.

Kerugian yang dialami ketika menggunakan totem-pole adalah switc-off Q4 lebih lama dari switch-on Q3, sehingga ada kemungkinan saat Q4 masih on, Q3 juga sudah on, sehingga terjadi short dalam waktu tertentu (meskipun orde nano seconds). Dampaknya adalah jika state on dan off berubah secara cepat dan terus menerus mengakibatkan mengalirnya arus yang sangat besar menyebabkan panasnya IC dan disipasi daya yang besar.

b. NOT gate Desain NOT gate mirip dengan NAND gate, namun hanya dengan 1 masukan saja. Gambar rangkaiannya adalah sebagai berikut,

1 masukan saja. Gambar rangkaiannya adalah sebagai berikut, Input Output 0 1     1 0

Input

Output

0 1

 
 

1 0

c. NOR gate Desain NOR gate juga menyerupai NAND gate, namun pembedanya adalah pada Q1 dan Q2, yang semula cuma terdapat 1 buah Q1 dan 1 buah Q2, pada gerbang NOR ada 2 buah transistor yang menggantikan Q1 dan 2 buah transistor yang menggantikan Q2.

menggantikan Q1 dan 2 buah transistor yang menggantikan Q2. Input A Input B Output 1 0

Input A

Input B

Output

1 0

0

1

2 0

1

0

3 1

0

0

4 1

1

0

d.

AND gate Skematik berikut merupakan salah satu dari 4 buah gerbang AND pada quad two-input AND gate tipe 7408/5408.

gerbang AND pada quad two-input AND gate tipe 7408/5408. Input A Input B Output 1 0

Input A

Input B

Output

1 0

0

0

2 0

1

0

3 1

0

0

4 1

1

1

Cara kerjanya adalah sebagai berikut,

output HIGH terjadi saat Q6 cut-off dan Q5 saturasi. Kondisi ini tercapai saat Q4 dalam kondisi cut-off

agar Q4 cut-off maka Q2 dan Q3 harus on, dan yang menyebabkan Q2 dan Q3 on adalah jika kedua inputnya dalam kondisi HIGH

jika salah satu input saja bernilai LOW, maka kondisi yang terjadi adalah sebaliknya.

e. OR gate Skematik yang ditampilkan berikut merupakan salah satu dari 4 gerbang OR penyusun gerbang OR TTL tipe quad two-input OR gate (7432/5432)

gerbang OR TTL tipe quad two-input OR gate (7432/5432) Input A Input B Output 1 0

Input A

Input B

Output

1 0

0

0

2 0

1

1

3 1

0

1

4 1

1

1

Cara kerjanya adalah sebagai berikut,

Gerbang OR hanya akan menghasilkan output LOW saat kedua buah inputnya bernilai LOW

Output LOW terjadi saat Q8 saturasi dan Q7 cut-off. Kondisi ini hanya bisa dicapai saat Q6 saturasi, oleh karena itu Q5, Q4, dan Q3 harus pada kondisi cut-off

Kemungkinan ini bisa tercapai saat kedua buah transistor input (Q1 dan Q2) pada kondisi saturasi

Jika salah satu dari transistor input cut-off, maka output akan LOW

f. Ex-OR gate Skematik berikut merupakan salah satu dari empat gerbang EX-OR pada quad two-input EX-OR gate (tipe 7486/5486). Bentuk rangkaiannya menyerupai rangkaian gerbang OR namun ada tambahan berupa sepasang transistor Q7 dan Q8.

OR namun ada tambahan berupa sepasang transistor Q7 dan Q8. Input A Input B Output 1

Input A

Input B

Output

1 0

0

0

2 0

1

1

3 1

0

1

4 1

1

0

Cara kerja rangkaian adalah sebagai berikut,

Ketika dua inputnya bernilai sama (HIGH semua atau LOW semua), dua buah transistor Q7 dan Q8 berada pad kondisi cut-off. Akibatnya Q9 dan Q11 on menyebabkan Q10 off sehingga nilai output adalah LOW.

Ketika salah satu input bernilai HIGH sedang yang lain tetap LOW, maka salah satu dari Q7 atau Q8 akan on (Q7 on saat input B HIGH, Q8 on saat input A HIGH). Q7 atau Q8 akan meng-off- kan Q9 dan Q11, sehingga Q10 on dan menyebabkan output HIGH.

1.2.2 Low Power TTL Pada dasarnya yang membedakan Low-Power TTL dengan Standard TTL adalah pada nilai resistor yang digunakan. Yaitu nilai resistor lebih besar agar disipasi daya lebih kecil. Gambar contoh NAND gate berikut mewakili pembeda Low-Power TTL dengan Standard TTL.

berikut mewakili pembeda Low-Power TTL dengan Standard TTL. 1.2.3 High Power TTL Pada dasarnya yang membedakan
berikut mewakili pembeda Low-Power TTL dengan Standard TTL. 1.2.3 High Power TTL Pada dasarnya yang membedakan

1.2.3 High Power TTL

Pada dasarnya yang membedakan High-Power TTL dengan Standard TTL adalah pada nilai resistor yang digunakan. Yaitu nilai resistor lebih kecil sehingga daya yang digunakan besar. Selain itu ada tambahan rangkaian Darlington Q3, R5, dan Q5 menggantikan fungsi totem-pole. Gambar contoh NAND gate berikut mewakili pembeda Low-Power TTL dengan Standard TTL.

dan Q5 menggantikan fungsi totem-pole. Gambar contoh NAND gate berikut mewakili pembeda Low-Power TTL dengan Standard
1.2.4 Low-power Schottky TTL 1.2.5 Schottky TTL

1.2.4 Low-power Schottky TTL

1.2.4 Low-power Schottky TTL 1.2.5 Schottky TTL
1.2.4 Low-power Schottky TTL 1.2.5 Schottky TTL

1.2.5 Schottky TTL

1.2.4 Low-power Schottky TTL 1.2.5 Schottky TTL

1.2.6

Advanced Low-power Schottky TTL

1.2.6 Advanced Low-power Schottky TTL 1.2.7 Advanced Schottky TTL
1.2.6 Advanced Low-power Schottky TTL 1.2.7 Advanced Schottky TTL
1.2.6 Advanced Low-power Schottky TTL 1.2.7 Advanced Schottky TTL

1.2.7 Advanced Schottky TTL

1.2.6 Advanced Low-power Schottky TTL 1.2.7 Advanced Schottky TTL
1.2.8 Fast TTL

1.2.8 Fast TTL

1.2.8 Fast TTL
1.2.8 Fast TTL

REFERENCES [1] Anil K. Maini Digital Electronics, Principles, Devices, and Applications,” West Sussex, England: 2007 [2] Wikipedia, http://www.wikipedia.org/ [3] R. Hidayat, “Paper Template in One-Column Format”, http://www.te.ugm.ac.id/~risanuri/