Practica 2: Circuitos logicos con transistores

Profesor: Gustavo Osorio

Monitor: Manuel Alejandro Tamayo Monsalve
Sistemas Digitales
Universidad Nacional De Colombia - Sede Manizales

AbstractSe propone al estudiante estudiar el funcionamiento

de las compuertas logicas a traves de la realizacion de circuitos
con transistores

III. P RACTICA
A. Materiales

I. O BJETIVOS

Identificar el funcionamiento de algunas de las compuertas logicas basicas.

Identificar los valores de tension asociados a los niveles
logicos en un circuito digital.
Conocer el uso del transistor como dispositivo de conmutacion.

II. M ARCO T E ORICO

A. transistores
El transistor es un dispositivo electronico semiconductor
utilizado para entregar una senal de salida en respuesta a
una senal de entrada. Cumple funciones de amplificador,
oscilador, conmutador o rectificador. El termino transistor
es la contraccion en ingles de transfer resistor (resistor de
transferencia).
B. transistor de union bipolar
El transistor de union bipolar (o BJT, por sus siglas
del ingles bipolar junction transistor) se fabrica sobre un
monocristal de material semiconductor como el germanio, el
silicio o el arseniuro de galio, cuyas cualidades son intermedias
entre las de un conductor electrico y las de un aislante. Sobre el
sustrato de cristal se contaminan en forma muy controlada tres
zonas sucesivas, N-P-N o P-N-P, dando lugar a dos uniones
PN.
El comportamiento del transistor se puede ver como dos
diodos (Modelo de Ebers-Moll), uno entre base y emisor,
polarizado en directo y otro diodo entre base y colector,
polarizado en inverso. Esto quiere decir que entre base y
emisor tendremos una tension igual a la tension directa de
un diodo, es decir 0,6 a 0,8 V para un transistor de silicio y
unos 0,4 para el germanio.
Lo interesante del dispositivo es que en el colector tendremos una corriente proporcional a la corriente de base:
IC = IB, es decir, ganancia de corriente cuando > 1.
Para transistores normales de senal, vara entre 100 y 300.
Entonces, existen tres configuraciones para el amplificador:
emisor, base y colector comun.

2
2
4
2
6
2
1

transistores NPN de la referencia 2N2222 o 2N3904

transistores PNP de la referencia 2N3906
resistencias de 1 k
resistencias de 4.7 k
resistencias de 10 k
resistencias de 47 k
dip-switch para protoboard de 2 o 4 posiciones

B. Procedimiento
Implemente el circuito de la Figura. 1. Para cada estado del
interruptor, mida el valor de voltaje en la salida del circuito.
Implemente el circuito de la Figura. 2. Variar el voltaje en
la entrada A en valores de 0 y 5V, mida el valor de voltaje en
la salida del circuito.
Q1: transistor NPN 2N2222 o 2N3904 R1: resistencia de
47 k R2: resistencia de 1 k
Implemente los circuitos que se muestran de la Figura. 3 a
la Figura. 5. En cada uno de los casos variar el voltaje en la
entrada A y B a valores de 0 y 5V, mida el valor de voltaje
en la salida del circuito.
Q1-Q2: transistores NPN 2N2222 o 2N3904 R1-R2: resistencias de 10 k R3: resistencia de 4.7 k
Q1-Q2: transistores PNP 2N3906 R1-R2: resistencias de 10
k R3: resistencia de 4.7 k
Q1-Q2: transistores NPN 2N3904 Q3-Q4: transistores PNP
2N3906 R1-R3: resistencias de 47 k R2-R4-R5-R6: resistencias de 10 k R7: resistencia de 4.7 k
IV. I NFORME
El informe debera llevar el diseno y una breve explicacion
de los procedimientos empleados ademas de las comparaciones contra las compuertas digitales genericas . El informe debe estar redactado en formato IEEE transactions,
con abstract, marco teorico (de ser necesario), Simulaciones,
Resultados, Problemas y Soluciones y Conclusiones, ademas
recordar que todo buen informe tiene un sustento teorico, tal
sustento se manifiesta en el uso adecuado de las referencias
cruzadas. El informe debe presentarse el mismo da de la
sustentacion de la implementacion.

Fig. 1. Circuito para la generacion de los niveles logicos empleando un

interruptor.

Fig. 2. Circuito de la compuerta logica NOT implementado con un transistor

bipolar.

Fig. 3. Circuito de la compuerta logica AND implementado con transistores

bipolares NPN.

Fig. 4. Circuito de la compuerta logica OR implementado con transistores

bipolares PNP.

Fig. 5. Circuito de la compuerta logica NAND implementado con transistores

bipolares NPN y PNP.