Dimana Q adalah akumulasi pengisian akhir pada setiap plat kapasitor yang waktu yang mantap ( t 

), ketika kapasitor terisi penuh.

Contoh: L.10.6 saklar ‘S’ yang terlihat pada gambar L.10.22 pada keadaan terbuka dalam waktu yang
lama dan kemudian saklar ditutup pada “t = 0”. Temukan (i) Vc (0 -) (ii)Vc (0+) (iii) ic (0-) (iv) ic (0+) (v)
dv c (t)
t0+ (vi) temukan konstanta waktu dari rangkaian sebelum dan sesudah saklar tertutup (vii) v c ()
dy

Solusi : se[erti yang kita tahu tegangan yang melewati kapasitor Vc (t) tidak bisa berubah dengan mudah
ke prinsip pengisian konservasi. Olej karena itu, tegangan yang melewati kapasitor sesaat sebelum
saklar tertutup Vc (0-) = tegangan yang melewati kapasitor sesaat setelah saklar tetutup = 40 V (catatan
pada termunal ‘a’ bermuatan positif) . ini mungkin terjadi karena arus kapasitor sebelum saklar ‘S’
tertutup adalah ic (0-) = 0 A. di sisi lain, pada saat t = 0, arus yang melalui resistor 10  adalah 0 tapi arus
yang melalui kapasitor dapat dihitung sebagai i c ¿ (catatan, tegangan yang melewati kapasitor tidak
dapat berubah dengan mudah pada switching yang cepat). Laju perubahan tegangan pada kapasitor
pada saat t = 0 dinyatakan sebagai

Waktu konstan dari rangkaian sebelum saklar tertutup =  = R C = 10 x 4 = 40 sec. waktu konstan dari
rangkaian setelah saklar tertutup adalah . (ganti bagian dari rangkaian kemudian isi hamya sumber
independen dan elemen resitif dari sumber tegangan yang ekivalen dengan sumber tegangan thevenin).
Pada kasus ini, kita hanya perlu menemukan tahanan thevenin R th ).

Catatan : ketika saklar pada keadaan tertutup, pada awalnya kapasitor akan pada keadaan yang tidak
terisi dan tegangan akan mulai menurun seiring dengan bertambahnya waktu. Pada akhirnya, pada
keadaan mantap kapasitor terisi oleh tegangan (secara teori, waktu yang dibutuhkan agar tegangan
pada kapasitor dalam keadaan yang mantap nilainya adalah 5 = 5 x 15 = 75 detik)

Contoh : L 10.7 rangkaian terlihat pada gambar 10.23 telah pada keadaan yang tetap untuk waktu yang
lama. Saklar tertutup pada waktu t = 0. Temukan arus (i) (ii) pada keadaan mantap pada tegangan yang
melewati kapasitor,

Solusi : (i) pada t=0- tidak terdapat arus melewati rangkaian, sehingga tegangan pada titik ‘b’ dan ‘d’
adalah 50 volt. Ketika saklar ‘S’ tertutup tegangan kapasitor cenderung konstan dan tidak mengubah
tegangannya seketika. Arus i1 (0+) yang melewati cabang a – b datus sama dengan nol, ketika tegangan
pada terminal ‘b’ adalah vb(0+) = 50 volt. , arus yang melewati b –c juga nol. Salah satunya dapat
ditemukan arus yang melalui titik c – e adalah i 2 (0+) = 50/50 = 1 Ampere. Gunakan KCL pada titik ‘c’, i 3
(0+) = 1 Ampere dimana hanya arus yang menhalir pada t=0 + yang mengalir pada loop d – c – e – d .
perhatikan kapasitor yang melalui cabang ‘d – e’ berperan sebagai sumber teagangan , perubahan
tegangan pada kapasitor

(ii) pada keadaan mantap, arus yang melalui beberapa kapasitor

Pada keadaan mantap arus yang terkirim dari sumber menuju cabang yang berbeda ditampilkan sebagai

Contoh : L.10.8 rangkaian diperlihatkan pada gambar 10.24 (a) dinyalakan pada saat t=0. Berapa lama
waktu untuk kapasitor menhadi 70% dari tegangan akhir? Asumsikan kapasitor pada keadaan tidak
terisi. Temukan juga waktu konstan () dari rangkaian setelah ditutup.

Rangkaian terdapat juga elemen yang resitif dan sumber arus yang independent (bagian non-transient
pada rangkaian) dirubah ke sumber tegangan yang eqivalen yang ditampilkan pada gambar 10.24 (b).

gambar 10.24(c) menampilkan kapasitor C terhubung pada tegangan thevenin di terminal a dan b yang
terhubung seri dengan resistansi thevenin R th.

Parameter sunber tegangan thevenin dapat dihitung seperti dibawah ini :

Dengan menggunakan KVL yang mengitari rangkaian tertutup, salah satunya dapat mencari arus yang
melalui kapasitor, maka tegangan yang melalui kapasitor.

Solusi dari persamaan diferensial yaitu

Dengan menggunakan kondisi aeal dan akhir dari rangkaian, kita dapat memperoleh hasil akhir dari
tegangan yang melalui kapasitor vc(t)=50(1 – e-1,33t)

Asumsikan ‘t’ adalah waktu yang dibutuhkan agar tegangan kapasitor adalah 70% dari tegangan akhir
(nilai mantap).
Contoh : L.10.9 saklar ‘S’ pada rangkaian yang diperlihatkan pada gambar 10.25(a) tertutup pada posisi
‘1’ pada t=0.

Temukan tegangan Vc(t) dan arus Ic(t) untuk t  0. Asumsikan bahwa kapasitor pada awalnya bermuatan
penuh (yaitu Vc (0)=0).

(i) Temukan hasil matematika untuk Vc (t) dan Ic (t) jika saklar ‘S’ ditempatkan pada posisi 2
pada t=(detik) pada fase pengisian.
(ii) Potong bentuk gelombang mengadi bagian i ke ii pada sumbu waktu yang sama untuk
tegangan Vc (t) dan arus Ic (t) menggunakan identifikasi polaritas dari tegangan dan arus
searah.

Solusi : (i) sumber arus dikonversikan menjadi sumber tegangan yang ekivalen dan ini tergambar
kembali pada fambar 10.25(b) ketika saklar ‘S’ berada pada posisi ‘1’.

KVL pada jalur yang tertutup :

Hasil tegangan yang melewati kapasitor menggunakan kondisi awal dan akhir dari rangkaian, salah
satunya dapat ditulis Vc(t) sebagai berikut

Perhatikan waktu konstan dalam rangkaian pada bagian (i) adalah =RC=100 mdetik. (ii) saklar ’S’ pada
posisi 2 pada t==0,1 detik dan sesuaikan dengan gambar 10.25(c).

Perhatikan, pada waktu t==0,1 detik, kapasitor terisi oleh tegangan = dan pada waktu yang
bersamaan (t==0,1 detik) arus pada kapasitor adalah . Berdasarkan gambar 10.35(c), salag satunya
dapat ditulis KVL pada jalur yang tertutup.

Dimana Req= 4+6= 10k dan kapasitor sekarang pada fase tidak terisi.

Solusi dari cara 10.64 dapat ditemukan dengan menggunakan tegangan awal dan akhir pada kapasitor
(tegangan awal Vc (t==0,1 detik)=25,28 volt, Vc(t-=) =0 volt). Dan ini diberikan oleh

hasil arus yang tidak terisi dapat ditulis sebagai (perhatikan, arus yang searah hanya berlawanan dengan
arah yang ditunjuk dan ini diberi tanda negatif (-).
(perhatikan hasil dari kedua cara diatas berlaku hanya untuk t≥)

Reaksi dari rangkaian pada fase diisi dan fase tidak terisi dalam (i) dan (ii) diperlihatkan dalam gambar
10.25(d).

Perhatikan pada saat arus melewati kapasitor (lihat gambar 10.25 (d)) dapat berubah dengan mudah
seperti tegangan yang melewati induktor.

Solusi L.10.A ke-n

Dimana a1, a2, a3, …… an-1, an adalah koefisien yang konstan yang terikat pada persamaan diferensial dan
itu semua adalah dependent pada parameter rangakaian (seperti R, L dan C pada ranglkaian listrik) tapi
independent terhadap waktu, f(t) adalah ……… dan x(t) adalah solusi dari persamaan diferensial atau
reaksi dari sistem. Kita dapat mendiskusikan solusi persamaan diferensial yang terbatas ke diferensial
orde kedua, bahwa n=2 pada persamaan 10.A1

Penyelesaian pada persamaan diferensial ini memberi respon pada rangkaian dan dapat diperlihatkan
sebag berikut

dimana Xn (t) adalah respon posituf dari rangkaian, diperoleh dengan menetakan f(t) =0, dan Xf(t)
adalah respon yang dipaksa untuk memenuhi persamaan diferensial yang asli (10.A2).

dengan menetapkan ft=0 pada persamaan (10.A2) seperti yang diberikan pada persamaan (10.A4), maka
persamaan yang bebas diperoleh.

Penyelesaian yang diperoleh dari persamaan diferensial (atau persamaan yang sama) diketahui sebagai
penyelesaian yang alami atau penyelesaian yang komplomenter atau transient dan dinotasikan dengan
Xn (t). Untuk mendapatkannya gunakanlah operasi berikut

Pada persamaan 10.A4 dan menghasilkan persamaan berikut

Ketika X0 , persamaan dapat ditulis sebagai berikut

Yang dikenal sebagai persamaan karakteristik pada rangkaian dimana persamaan yang bebas yang
dipaksa adalah persamaan 10.A4. penyelesaian alami atau transient pada persamaan 10.A4 dinyatakan
dalam bentuk eksponen sebagai berikut

Dimana a1 dan a2 adalah akar dari persamaan karakter (10.A5) akar dari persamaan karakteristik pada
orde kedua dengan koefisien yang realbaik yang nyata atau konjugasi pasang. konstanta a 1 dan a2 adalah
evaluasi dari awal atau batas kondisi rangkaian. Prinsip kontinuitas pada arus induktansi dan tegangan
kapasitansi digunakan untuk mengetahui batas yang diperlukan.

Jika Xn(t) adalah penyelesaian alami atau transient dari persamaan diferensial yang sama, harus
memenuhi persamaan diferensial itu sendiri.

Kemudian jika X(t) = Xn(t) adalah penyelesaian yang lengkap yang diberikan oleh persamaan diferensial
10.A2, persamaan tersebut harus memenuhi persamaan itu sendiri.

Gunakan persamaan 10.A7 ke persamaan 10.A8, sehimgga kita mendapatkan

Persamaan diatas menunjukkan bahwa Xf(t) adalah penyelesaian yang berlawanan atau penyelesaian
dalam keadaan mantap dari persamaan diferensial 10.A2 pada saat orde kedua. Penyelesaian pada saat
jeadaan mantap dari beberapa keadaan fungsi yang berbeda terdaftar pada tabel (Asumsikan a 2>0, a1>0,
a0>0)

Koefidien berikut dalam keadaan yang mantap dapat ditemukan dengan menggunakan kondisi batas
pada rangkaian.

(i) Persamaan (10.A2) adalah deskripsi persamaan diferensial pada rangkaian linier, superposisi
mungkin digunakan untuk menemukan solusi yang komplit dari fungsi yang berlawanan
yang mana ini adalah jumlah alami dan respon nilai mantap.
(ii) Persamaan (10.A6) adalah solusi alami dari persamaan diferensial yang linier yang bebas
berlawanan. Perhatikan konstanta a1 dan a2 adalah akar dari persamaan karakteristik (10.A5)
dan itu semua bergantung pada rangkaian parameter. Akar dari persamaan karakteristik
bisa digolongkan menjadi
Permasalahn 1 : riil atau komplek tapi berbeda

Solusi yang alami dari persamaan homogen (10.A4) yaitu

Persamalahan 2: akar yang terulangi (misalnya a1=a2=a atau perkalian dari akar pada orede ke dua)

Solusi yang alami dari persamaan homogen (10.A4) yaitu

Dengan mengggunakan kondisi awal dan akhir pada rangkaian, kontanta b0 dan b1 terhitung.
Permasalahan selanjutnya dapat dilihat pada pelajarajn ke 11.]