Anda di halaman 1dari 6

PARAMETER GERBANG LOGIKA

Praktikan: Muhammad Abdul Jabbaar (13508072)


Asisten: M. Ashr Sayuti
Waktu Percobaan: 2 September 2010
EL2195 Praktikum Sistem Digital
Laboratorium Dasar Teknik Elektro
Sekolah Teknik Elektro dan Informatika – ITB

Abstrak 2. Mengenal dan memahami parameter


dari gerbang logika yaitu operating
Laporan ini berisi tentang percobaan yang
point yang mempresentasikan range
dipelajari untuk memahami karakteristik
logika HIGH dan LOW.
gerbang logika. Jenis percobaan yang telah
dilakukan antara lain : Karakteristik Voltage
3. Dapat membuat rangkaian
Transfer dan Noise margin IC 74LS04,
kombinasional sederhana
Mencari nilai NML dan NMH, Pecobaan Delay
menggunakan IC logika CMOS.
Propagasi, Menebak tipe gerbang logika
1. Dasar Teori
pada IC, dan membuat rangkaian
kombinasional sederhana. Pada akhir 1.1 Karateristik Voltage Transfer
percobaan diperoleh kesimpulan bahwa
untuk memberikan respon output pada Beberapa karaterisik gerbang logika
gerbang logika diperlukan waktu tunda adalah :
atau delay dan juga diperoleh data – data
karateristik gerbang logika berdasarkan a. Voltage transfer : Karakterisitik static
perhitungan dibandingkan dengan data voltage transfer dari sebuah gerbang
sesungguhnya pada datasheet dan juga logika adalah plot dari tegangan
bahwa pada gerbang logika terdapat range keluaran dari gerbang logika VOUT
nilai tegangan high dan nilai tegangan low. dibandingkan dengan tegangan
masukan gerbang logika VIN. Berikut
adalah gambar yang memperlihatkan
Kata kunci: Gerbang Logika, Rangkaian voltage transfer static dari gerbang
logika, Operating Point, Noise Margin, Gate inverter dengan tegangan catu daya
Delay, IC, CMOS, Tabel Kebenaran sebesar Vcc=5V:
1. Pendahuluan
Gambar 1
Suatu persamaan logika dapat dibentuk
dalam suatu rangkaian logika yang
dinamakan IC. Pada persamaan logika
hanya terdapat dua nilai yaitu 1 dan 0 atau
benar dan salah. Begitu juga dalam suatu
rangkaian logika terdapat nilai yang
menunjukkan tegangan HIGH yang berarti
nilai logika 1 dan tegangan LOW yang
berarti nilai logika 0. Tapi bagaimana
representasi dari 1 dan 0 bisa menunjukkan
tegangan HIGH dan tegangan LOW. Suatu
persamaan logika juga bisa diubah ke
Halaman 1

persamaan logika lain dengan


operator(gerbang logika) yang berbeda.
Bagaimana kebenaran pengubahan
persamaan logika ini didalam rangkaian
logika. Dari karakteristik voltage transfer, bisa
didapatkan beberapa hal, yaitu
Untuk mengetahui jawaban-jawaban dari operating point dan Noise margin.
pertanyaan diatas, saya melakukan
beberapa percobaan dengan tujuan: Operating point: merupakan nilai
tegangan keluaran yang dihasilkan oleh
1. Mengenal dan memahami beberapa gerbang logika yang bisa diidentifikasi
karateristik dari gerbang logika sebagai keluaran bernilai LOW atau
diantaranya voltage transfer, noise bernilai HIGH.
margin, dan propagation delay.
b. Noise Margin : didefinisikan sebagai 2. Modul catu daya dengan tegangan
jumlah derau tegangan efektif yang keluaran 5V
bisa ditoleransi oleh input tanpa 3. Komponen IC gerbang logika 7404 1
mengubah nilai keluaran gerbang buah, 7408 2 buah
logika. 4. 1 buah black box IC yang merupakan
salah satu dari IC gerbang logika 7410,
Gambar 2: 7411, 7427
5. Osiloskop dan Generator Sinyal
6. Kabel jumper secukupnya
7. 1 buah Kabel BNC‐BNC, 2 buah kabel
BNC‐Probe Kait / BNC‐Jepit Buaya /
BNC‐Banana
8. 2 buah kabel Banana‐Banana / Banana‐
Jepit Buaya merah dan hitam.

PROSEDUR PRAKTIKUM
Sebelum praktikum dilaksanakan, lakukan
beberapa hal berikut ini:
1. Pastikan semua alat dan bahan sudah
disiapkan
Untuk mendapatkan nilai noise margin 2. Perhatikan datasheet tiap‐tiap IC yang
kita membutuhkan 2 nilai tegangan digunakan pada modul ini, amati setiap
yaitu 2 tegangan yang memiliki gradien pin pada IC tersebut(letak VCC, GND,
-1. Tegangan dibawah tegangan input dan kaki input/output Bisa dilihat di
ini disebut VIL dan tegangan yang lebih Appendix F).
besar dari tegangan input disebut VIH. 3. Periksa catu daya sebelum diberikan
terhadap rangkaian, sesuaikan dengan
Noise margin sediri dibagi menjadi 2 TTL yang dibutuhkan yaitu +5VDC.
yaitu: Kerusakan komponen akibat tegangan
yang tidak sesuai atau akibat
LOW noise margin: NML = VIL – VOL kesalahan letak input/output menjadi
tanggung jawab praktikan!!!
HIGH noise margin: NMH = VOH - VIH 4. Periksa pemasangan IC pada rangkaian
dengan mengukur kaki tegangan catu
1.1 Gate Delay daya(+5V dan GND)
5. Periksa kabel‐kabel dan konektor,
laPropagation delay : Waktu yang gunakan multimeter untuk
diperlukan suatu gerbang logika untuk melakukannya
melakukan suatu propagasi. 2
parameter penting dalam propagation Pada saat praktikum berlangsung, praktikan
delay adalah high to low hendaknya memperhatikan hal‐hal berikut
propagation time(tPLH) dan Low to ini:
high propagation time(tPHL). 1. Matikan catu daya pada saat
merangkai atau mengubah rangkaian
Gambar 3: dan mengganti IC
2. Periksa nilai VCC dan GROUND yang
akan diberikan ke pin IC.

PERCOBAAN 1A: Voltage Transfer


Characteristic dan Noise Margins dari
Halaman 2

IC 74LS04
Pada percobaan ini kita akan mencari
karakteristik transfer voltage dari sebuah
IC‐74LS04 CMOS inverter.

Waktu propagation delay dirumuskan PROSEDUR PERCOBAAN:


sebagai berikut: 1. Buatlah rangkaian seperti yang tertera
tPD = maximum ( tPLH,tPHL) pada gambar 5.
tPD(average) = (tPLH+tPHL)/2 2. Setting keluaran generator sinyal
menjadi sinyal segitiga dengan
2. Metodologi frekuensi maksimal 1KHz dan
tegangan puncak 5V, gunakan offset
PERALATAN YANG DIGUNAKAN DC dengan menarik knop OFFSET
1. 1 buah Project Board keluar terlebih dahulu dan
memutarnya sehingga dihasilkan 1. Gambarkan kembali pada log book
tegangan minimum keluaran adalah anda keluaran mode XY dari percobaan
0V. Gunakan port OUTPUT sebagai sebelumnya pada tempat yang
keluaran bukan port TTL/CMOS. Cek terpisah.
keluaran sinyal generator 2. Tukarkan posisi probe osiloskop kanal 1
menggunakan osiloskop dengan dengan kanal 2 sehingga posisinya
mode coupling DC sebelum bertukar dari percobaan 1(kanal 1
menyambungkannya dengan terhubung dengan output IC dan kanal
inverter karena dapat merusak IC. 2 dengan input IC).
3. Lakukan kalibrasi posisi ground pada 1. Sama seperti percobaan 1 dapatkan
osiloskop seperti yang telah diajarkan sinyal keluaran inverter dalam mode
pada praktikum rangkaian listrik. XY.
Setting level sensitivitas tegangan 2. Kemudian gambarkan pula sinyal
osiloskop menjadi 2V/div dan gunakan tersebut secara manual pada bidang
mode coupling DC. gambar yang sama pada langkah 1
4. Sambungkan output generator sinyal sehingga kedua gambar akan saling
ke input gerbang logika. bertumpukan dan membentuk seperti
5. Sambungkan kanal 1 osiloskop dengan pada gambar 1.
input gerbang logika. 3. Pada laporan anda cantumkan gambar
6. Sambungkan kanal 2 osiloskop dengan yang didapat dan tunjukkan pada
output gerbang logika. gambar serta hitung nilai‐nilai berikut
7. Setting power supply pada tegangan 5V berdasarkan hasil pengamatan anda:
dan sambungkan dengan VCC gerbang 4. Nilai dan posisi VOL,VOH,VIL, dan VIH
logika. dengan ketelitian 1 desimal(lihat
8. Setting osiloskop dengan mode X‐Y. referensi gambar 1)
Sebelum melakukan pengamatan atur 5. nilai NMH dan NML yang anda dapatkan
posisi sinyal pada mode X‐Y dengan dari percobaan berdasarkan rumus
menekan tombol GND pada kedua yang sudah diberikan dan bandingkan
kanal masukan hingga terlihat 1 titik dengan nilai yang tertera pada
kecil, tempatkan titik yang terlihat pada datasheet.
tengah osiloskop/sumbu 6. Catat hasil percobaan pada BCL anda.
koordinat(Jangan terlalu lama pada Apa yang dapat anda simpulkan pada
bentuk titik ini!!). Setelah itu tekan percobaan ini?
tombol GND kembali untuk
pengamatan bentuk sinyal. PERCOBAAN 1C : Delay Propagasi
9. Lihat keluaran osiloskop, apakah Dalam percobaan delay propagasi ini kita
bentuknya mirip dengan gambar akan menggunakan gerbang logika AND 2
referensi ataukah ada perbedaan. Tulis masukan(IC 7408). Karena keterbatasan
hasil dan langkah yang anda kerjakan kemampuan osiloskop maka kita akan
pada logbook anda.Cantumkan gambar menggunakan konfigurasi 4 buah gerbang
yang didapat pada laporan anda dan yang diserikan.
jelaskan yang bisa anda analisa dari
gambar tersebut. Dengan konfigurasi ini hasil delay propagasi
10. Catat hasil percobaan pada BCL anda. yang didapatkan harus dibagi empat
terlebih dahulu untuk mendapatkan nilai
sebenarnya.

PROSEDUR PERCOBAAN:
1. Susunlah rangkaian seperti pada
gambar 6 dibawah dengan kondisi
Halaman 3

seluruh alat dimatikan


2. Kemudian sambungkan power supply
dengan Vcc‐Ground gerbang logika.
3. Nyalakan power supply
4. Ubah setting triggering menggunakan
tombol slope menjadi positive edge .
5. Setting setiap kanal input menjadi
PERCOBAAN 1B : Mencari nilai NML dan 1V/DIV . sambungkan ground channel 1
NMH dan channel 2 dan setting TIME/DIV ke
Pada percobaan ini kita akan mencari posisi terendah osiloskop yaitu 0.2 us.
karakteristik static noise margin dari 6. Setting keluaran generator sinyal
sebuah IC‐74LS04 CMOS inverter. menjadi sinyal kotak dengan frekuensi
600KHz jika menggunakan osiloskop
PROSEDUR PERCOBAAN: jenis 622G atau frekuensi 300KHz jika
menggunakan osiloskop jenis GOS berada di kaki 12 seperti tampak pada
6050.. Gunakan port OUTPUT sebagai gambar.
keluaran. Cek keluaran sinyal 3. Gunakan salah satu kanal masukan
generator menggunakan osiloskop osiloskop untuk mengukur tegangan
sebelum menyambungkannya keluaran dari gerbang logika yang akan
dengan Gerbang logika karena diukur.
dapat merusak IC apabila salah!!!. 4. Buatlah tabel logika dari gerbang yang
7. Tampilkan keluaran dari kedua kanal dipakai dengan menvariasikan ketiga
sehingga bentuk pulsa pada saat naik masukan gerbang logika menggunakan
pada kanal 1 dan kanal 2 bisa diamati tegangan dari power supply. Untuk
secara utuh. logika High gunakan Vcc power supply
8. Gunakan tombol X1/MAG untuk yang diset bernilai 5V, sedangkan
memperbesar hasil yang didapatkan, untuk logika LOW gunakan ground
kemudian tekan tombol x5‐x10x20 dan power supply. Gunakan resistor
perbesar hingga 10x agar lebih terlihat pengaman 1Kohm pada masing‐
jelas. masing masukan
9. Atur posisi vertical kedua sinyal
sehingga posisi 50% berada di sumbu
X(Nilai sinyal diatas dan dibawah
sumbu X pada masing‐masing kanal
sama).
10. Gambarkan atau foto hasil yang
didapatkan.
11. Ubah setting triggering menjadi
negative edge dan ulangi semua
langkah diatas.
12. Gunakan nilai tPLH dan tPHL yang
didapatkan untuk mencari tPD dan
tPD(average) menggunakan rumus yang OBSERVASI:
telah diberikan sebelumnya. Jawab pertanyaan berikut:
13. Baca datasheet dari 74LS08, kemudian 1. Apakah fungsi logika dari
bandingkan tPD dan tPD(average) yang gerbang[Y=f(A,B,C)]? Jelaskan
didapatkan pada percobaan dengan bagaimana anda mendapatkannya dari
rentang nilai yang tertulis pada bentuk pulsa yang terlihat.
datasheet dan jelaskan alasannya 2. Catat semua hasil percobaan pada BCL
apabila ada perbedaan hasil yang anda.
didapat.
PERCOBAAN 1E : Rangkaian
Kombinasional Sederhana
Dalam percobaan ini anda akan
mengkonversikan suatu persamaan logika
ke bentuk lainnya

PROSEDUR PERCOBAAN:
1. Buatlah persamaan logika : Q = A + B,
PERCOBAAN 1D : Verifikasi fungsi menjadi persamaan yang hanya
logika memuat operasi NAND atau NOR
Sebelumnya anda akan diberikan sebuah IC saja.
logika yang nomor serinya sudah 2. Rancang dan gambarkan rangkaiannya
disamarkan. Tujuan dari percobaan ini pada logbook anda, kemudian buat
Halaman 4

adalah untuk mencari jenis IC logika yang rangkaiannya dari IC CMOS yang
digunakan berdasarkan hubungan input‐ tersedia pada project‐board.
output yang terukur. IC yang digunakan 3. Verifikasi fungsionalitas rangkaian anda
memiliki 3 input, lihatlah datasheet IC dengan memberikan kombinasi
logika CMOS 3 input apa saja untuk berbagai input yang mungkin, catat
verifikasi posisi pin karena semuanya dan bandingkan hasilnya dengan tabel
memliki posisi pin yang sama. kebenaran yang anda harapkan.
4. Dari percobaan ini apa yang dapat
PROSEDUR PERCOBAAN: anda simpulkan?
1. Sambungkan catu daya dengan kaki 5. Catat semua hasil percobaan pada BCL
VCC‐GND gerbang logika yang sesuai. anda.
VCC pada kaki 14 dan GND pada kaki 7.
2. Pada IC yang digunakan input adalah MENGAKHIRI PERCOBAAN
kaki 1, 2, dan 13. Sedangkan outputnya
1. Sebelum keluar dari ruang praktikum, Pada Gambar osiloskop ditunjukkan gambar
rapikan meja praktikum. Bereskan kebalikan dari grafik yang didapat pada
kabel dan matikan komputer, percobaan 1A. Ini terjadi karena di
osiloskop, generator sinyal, dan percobaan 1B ini posisi input CH1 dan CH2
power supply DC. Cabut daya dari pada osiloskop dibalik.
jala‐jala ke kit FPGA dan letakkan Apabila grafik pada 1A dan 1B digabungkan
kembali pada tempat semula. maka akan didapat VOL yang merupakan
2. Periksa lagi lembar penggunaan meja. perpotongan grafik 1A dan 1B dibagian
Praktikan yang tidak menandatangani bawah, dan VOH yang merupakan
lembar penggunaan meja atau perpotongan grafik 1A dan 1B dibagian
membereskan meja ketika praktikum atas. Kemudian pada grafik 1A, dapat
berakhir akan mendapatkan potongan diperoleh nilai VIL yang merupakan posisi
nilai sebesar minimal 10. tegangan input ketika titik grafiknya benilai
3. Pastikan asisten telah gradien -1 dibagian bawah, dan VIH yang
menandatangani catatan merupakan posisi tegangan input ketika
percobaan kali ini pada Buku Catatan titik grafiknya bernilai gradien -1 dibagian
Laboratorium anda. Catatan percobaan atas.
yang tidak ditandatangani oleh asisten Pada referensi datasheet:
tidak akan dinilai. NML = 1,0 V (dari hasil VIL max – VOL max)
NMH = 3,5 V (dari hasil VOH min – VIH min),
sedangan pada data yang saya peroleh
1. Hasil dan Analisis
NML=0,9; NMH=2,8. Terdapat perbedaan
karena noise pada referensi merupakan
Percobaan 1A
noise margin minimum yang berasal dari
Gambar Hasil Osiloskop:
data tegangan maksimum/minimum yang
dibolehkan, sedangkan yang saya peroleh
adalah noise margin berasal dari tegangan
Analisis: input dan output sesungguhnya yang
Pada gambar hasil osiloskop agak sedikit diberikan dan mungkin juga kurang
berbeda dengan gambar di referensi. ketelitian saya dalam mengambil data.
Perbedaan yang didapat tegangan Dari percobaan ini di dapatkan:
output ;ebih besar penurunan gradiennya V input < VIL  Input Low = 0
dibanding referensi, bias jadi diakibatkan V input > VIH Input High = 1
factor kondisi laboratorium atau sifat fisik V output >VOH  Output High =1
resistor yang digunakan. Pada gambar V output < VIL  Output Low = 0
diatas sumbu x merupakan V input, dan
sumbu y merupakan V output. Pada Percobaan 1C
percobaan 1A digunakan rangkaian Parameter Nilai
inverter, sehingga pada gambar
tPLH 80 ns
ditunjukkan bila V inputnya LOW maka
tPHL 56 ns
Voutputnya HIGH, dan sebaliknya jika V
tPD = max(tPLH,tPHL)
inputnya HIGH maka V outputnya LOW. Ini
= 80 ns
menunjukkan kebenaran rangkaian inverter
tPD(average) = (tPLH + tPHL)/2
yaitu pembalik nilai tegangan.
= 68 ns
Percobaan 1B Analisis:
Grafik apabila gambar 1 dan gambar 2 Pada datasheet referensi (maksimum pada
digabungkan: CL = 15pF):
tPD =4(min) sampai 13(max) ns
tPD(average) = 3,5(min) sampai 12(max) ns
Halaman 5

Data yang di dapat: karena menggunakan 4 gerbang AND


Parame Nilai dalam praktikum maka tiap waktu delay
ter pada referensi dikali 4 menjadi:
V
VOL
OH 0,2 V tPD =16(min) sampai 52(max) ns
VOH 4,0 V tPD(average) = 14(min) sampai 48(max) ns
VIL 1,2 V Data delay yang saya peroleh berbeda
VIH 0,5 V sedikit dengan pada referensi. Hal ini
NML = VIL – VOL mungkin karena kurang ketelitian dalam
= 1,2 – 0,2 = 1,0 V mengambil data. Tapi yang terpenting saya
NMH = VOH – VIH telah mengetahui kalau terdapat delay
= 4,0 – 0,5 = 3,5 V waktu antara input dan output pada suatu
VOL
rangkaian logika karena arus listrik dalam
Analisis: rangkaian butuh waktu untuk menghasilkan
VIL VIH
output meskipun waktunya sangat kecil.
Percobaan 1D
A B C Has
il
2. Kesimpulan
0 0 0 0
0 0 1 0
1. Data tentang karateristik gerbang
0 1 0 0
logika inverter yang saya dapatkan:
0 1 1 0
1 0 0 0
Parame Nilai
1 0 1 0
ter
1 1 0 0
VOL 0,2 V
1 1 1 1
VOH 4,0 V
VIL 1,2 V
Analisis:
VIH 0,5 V
Dari tabel data diatas memperlihatkan
NML = VIL – VOL
kalau fungsi logika dari gerbang yang
= 1,0V
dicoba adalah gerbang AND. Untuk
NMH = VOH – VIH
mengidentifikasi apakah sinyal yang
= 3,5 V
dihasilkan adalah sinyal Low atau High
tPLH 80 ns
dengan melihat nilai V output pada
tPHL 56 ns
osiloskop, apabila V output menunjukkan
nilai mendekati atau sama dengan 5 V tPD = max(tPLH,tPHL)
= 80 ns
maka output merupakan High atau 1, dan
sebaliknya bila output menunjukkan nilai tPD(average) = (tPLH + tPHL)/2
mendekati atau sama dengan 0 V maka = 50 ns
output merupakan Low atau 0.
Pada fakta yang kita peroleh, ternyata
Percobaan 1E logic gate memiliki waktu delay (tunda)
Persamaan logika: untuk perubahan dari input untuk
Q=A+B menghasilkan respon output.
=A∙B
=A∙A ∙B∙B 2. Dari percobaan ini di dapatkan:
Rangkaian Logika: V input < VIL  Input Low = 0
V input > VIH Input High = 1
V output >VOH  Output High =1
V output < VIL  Output Low = 0

3. Suatu rangkaian logika bisa diubah ke


bentuk rangkaian logika lain dengan
Tabel kebenaran yang diharapkan: gerbang logika(operator) yang berbeda
A B A∙A B∙B A∙A ∙B∙B A+ dan menghasilkan tabel kebenaran
B yang sama.
0 0 1 1 0 0 Misal: A+B=A∙A ∙B∙B
0 1 1 0 1 1
1 0 0 1 1 1
1 1 0 0 1 1
1. Daftar Pustaka
Tabel kebenaran hasil verifikasi
A B Q [1] Frank Vahid., Digital Design, Hal. 30-
0 0 0 76, John Wiley & Sons Inc, New Jesey,
0 1 1
Halaman 6

2007
1 0 1
1 1 1 [2] Mervin T. Hutabarat, dkk, Petunjuk
Praktikum EL2195 Sistem Digital, Hal.
Hasil yang didapat membuktikan kedua 1-11, Laboratorium Dasar Teknik
rangkaian menghasil nilai kebenaran yang Elektro ITB, Bandung, 2009
sama/
Dapat disimpulkan bahwa suatu rangkaian [3] Stephen Brown dan Zvonko Vranesic,
logika bisa diubah ke bentuk rangkaian Fundamental of Digital Logic with
logika lain dengan gerbang logika(operator) VHDL Design, Hal. 20-49 75-93 118-
yang berbeda. 121 , McGraw-Hill, New York, 2005