BAB 6 Spesifikasi Hardware 8086/8088 aa eee SSS SSS SSS SSS PENDAHULUAN Dalam bab ini, kita akan membahas fungsi pin (penguat sederhana) dari mikro- prosesor 8086 dan 8088 dan akan membicarakan secara mendetail topik hardware berikut: clock generation/pembuatan jam, bus buffering, bus latching, timing, wait states, dan operasi mode minimum terhadap operasi mode maksimum. Sebelum kita dapat menghubungkan atau membuat interface bagi sesuatu hal ke mikroprosesor, kita perlu memahami fungsi pin dan timing. Dengan d informasi dalam bab ini sangatlah penting untuk pemahaman memori yang lengkap dan interfacing 1/O, yang kita cakup dalam akhir teks ini. TUJUAN Setelah menyelesaikan bab ini, kita akan dapat: 1. Menjelaskan fungsi dari masing-masing pin 8086 dan 8088. 2. Memahami karakteristik DC dan menunjukkan fanout untuk rumpun logika yang umum. 3. Menggunakan kepingan/chip clock generation (8284) untuk menyediakan jam/clock. 4, Menghubungkan buffer dan latches ke bus. 186Spesifikasi Hardware 8086/68088 187 5. Mengintepretasikan diagram timing. 6. Menjelaskan wait states dan menghubungkan sirkuit yang diperlukan se- hingga dapat menimbulkan berbagai jumlah wait/penantian. 7. Menjelaskan perbedaan antara operasi mode minimum dan operasi mode maksimum. ———_—_—_—_—_—— 6.1. PINOUT DAN FUNGSI PIN Dalam bagian ini kita akan menjelaskan fungsi, dan dalam beberapa hal beberapa fungsi, dari setiap pin. Sebagai tambahan, kita akan mendiskusikan karakteristik DC sehingga dapat diperoleh dasar pemahaman bagian berikutnya dalam buffer- ing dan latching. Pinout Gambar 6-1 mengilustrasikan pinout dari mikroprosesor 8086 dan 8088. Oleh karena pernyataan perbandingan yang dekat, maka secara virtual tidak ada perbe- daan antara dua mikroprosesor tersebut: keduanya dikemas dalam 40-pin dual in-line packages (DIPs). Seperti yang kita sebutkan dalam bab-01, 8086 adalah mikroprosesor 16-bit dengan data bus 8-bit. (Seperti yang ditunjukkan pinout, 8086 mempunyai hu- bungan pin ADp - ADis, dan 8088 mempunyai hubungan pin ADo - ADv). Oleh sebab itu panjang data bus merupakan satu satunya perbedaan utama antara dua mikroprosesor tersebut. Namun demikian, ada perbedaan kecil dalam salah satu dari signal kontrol. 8086 mempunyai pin M/IO, dan 8088 mempunyai pin IO/M. Satu-satunya perbe- daan hardware yang lain muncul pada pin 34 dari kedua chi: pada 8088, yaitu pin ‘SSO, sedangkan pada 8086 adalah pin BHE/Sy. Persyaratan Power Supply Kedua mikroprosesor 8086 dan 8088, memerlukan +5V dengan toleransi voltage supply + 10 persen. 8086 menggambarkan aliran supply 360mA, dan 8088 meng- gambarkan maksimum 340 mA. Kedua mikroprosesor beroperasi dalam tempera- tur (ambient) antara 32° F dan kira-kira 180° F. Rentangan ini tidak cukup lebar188 Pengantar Mikroprosesor vo (ath wove |wooe| oo aves » ams * asuse u Be wate 2 se »| % ” WoL (ROIRTO) »| muon BOTH » RH a oa ” oum om x om BR a ue rn) itm rash Sd eset @ GAMBAR 6-1 (a) Pinout dari mikroprosesor 8086; (b) pinout dari mikroprosesor 8088. digunakan di luar ruangan dalam musim hujan ataupun dalam musim panas, tetapi versi rentangan temperatur yang dikembangkan dari mikroprosesor 8086 dan 8088 telah ada. Bahkan ada versi CMOS, yang memerlukan aliran supply sangat rendah dan juga rentangan temperatur sudah dikembangkan. 80C88 dan 80C86 adalah versi CMOS yang hanya memerlukan 10 mA dari aliran power supply. Karakteristik DC Bisa dimungkinkan untuk menghubungkan sesuatu ke pin dari mikroprosesor tanpa mengetahui aliran input yang diperlukan untuk pin input dan kemampuan drive aliran output untuk pin output. Pengetahuan ini memungkinkan perancang hardware untuk memilih komponen interface yang sesuai untuk digunakan de- ngan mikroprosesor tanpa takut merusaknya. Karakteristik Input. Karakteristik input dari mikroprosesor ini sesuai untuk semua komponen logika standar yang ada sekarang ini. Tabel 6-1 menyata- kan/menggambarkan level voltage input dan juga aliran input yang diperlukan untuk pin input pada kedua mikroprosesor. Level aliran input sangatlah kecilSpesifikasi Hardware 8086/68088 189 karena input merupakan gerbang dari MOSFET dan hanya menunjukkan aliran yang bocor. Karakteristik Output. Tabel 6-2 mengilustrasikan karakteristik output dari selu- ruh pin output pada kedua mikroprosesor. Logika level voltage 1 dari 8086/8088 sesuai dengan hampir semua rumpun logika standard, tetapi logika level 0 tidak. Sirkuit logika standar mempunyai voltage output 0 logika maksimum dari 0.4 V, dan 8086/8088 mempunyai maksimum 0.45 V. Dengan demikian ada perbedaan 0.05 V. Perbedaan ini mengurangi noise/suara imunitas dari level standard 400 mV (0.8 V - 0.45 V) ke 350 mV. (Imunitas noise/suara adalah perbedaan anatara voltage output 0 dan logika level voltage input 0). Hal ini akan mengurangi noise imunitas yang mungkin menyebabkan problem dengan hubungan yang panjang dan terlalu banyak load pada koneksi. Oleh karena itu disarankan janga lebih dari 10 load dari suatu tipe atau kombinasi yang dihubungkan ke suatu pinoutput tanpa buffer. Jika loading tersebut muncul, noise akan mulai bersuara dalam problem timing. Logic Level Voltage Current Q 0.8Vmax 10 pA max 1 2.0 V min 10 wA max “The input capacitance is typically 10 pF. TABEL 6-1 Karakter input mikroprosesor 8086 dan 8088. Logic Level Voltage Current 0 0.45 V max 2.0 mA max 1 2.4V min -400 pA max TABEL 6-2. Karakter output mikroprosesor 8086 dan 8088.190 Pengantar Mikroprosesor Family Fanout Sink Current Source Current TTL (74) 1 -1.6 mA 40 pA TTL (74LS) 5 -0.4 mA 20 pA TTL (748) 1 -2.0 mA 50 pA TTL (74ALS) 10 -0.2 mA 20 pA CMOS (74HC) 10 1A 1A MOS (CD) 10 “1A 1 pA NMOS 10 “10 pA 10 nA TABEL 6-3 Fanout yang disarankan dari beberapa hubungan pin output 8086/8088, Tabel 6-3 memberikan daftar beberapa rumpun logika yang umum dan fanout yang disarankan dari 8086/8088. Pilihan terbaik dari tipe komponen untuk hu- bungan ke pin output 8086/8088 adalah 74LS, 74ALS, atau komponen logika T4HC. Fungsi Pin Daftar berikut ini menunjukkan fungsi dan tujuan dari setiap hubungan pin 8086/8088: 1. AD; — ADp (8088) — Alamat/Data Bus; baris yang menyusun alamat data bus yang (multiplexed) dari 8088 dan berisi hampir 8 bit dari alamat memori atau bilangan port I/O ketika ALE aktif (1) atau data ketika ALE tidak aktif (0). Pin tersebut akan beradapada keadaan beketergantungan yang tinggi selama berisi pernyataan. 2. Ars — As (8088) — Alamat Bus: bit-bit dimana alamat (Ais — As) muncul melalui seluruh bus-cycle. Ais ~ As, berjalan ke pernyataan dengan ketergan- tungan (impendance) yang tinggi ketika muncul pernyataan. 3. ADjs — ADs (8086) — Alamat/Data Bus: baris yang mengubah multiplexed alamat data bus dari 8086 dan berisi informasi alamat atau bilangan port /O selama ALE (1) atau data ketika ALE tidak aktif (0). Pin tersebut pergi ke keadaan impedance yang tinggi selama memiliki persetujuan.Spesifikasi Hardware 8086/68088 191 —_—_——_____—. ye OF Function ° 0 Extra segment ° 1 Stack segment 1 0 Code segment or no segment 1 1 Data segment —_—_—— “These bits could be used to select a different 1M-byte bank of memory for each segment. TABEL 6-4 Tabel kebenaran yang mengilustrasikan fungsi status bit S4 dan S3 4. Aus/Ss, Aw/Ss, Air/Ss, dan Aio/S3 — Alamat/Status, multiplexed pin yang berisi alamat bus bit Aig — Ais selama ALE dan untuk bus cycle yang masih ada, berisi status bit Ss — S3. Pin tersebut pergi ke arah keadaan impedance yang tinggi selama berisi persetujuan. Status bit S¢ selalu tetap logika 0, bit Ss menunjukkan kondisi bit flag I, dan bit Sq dan S; menunjukkan segmen yang dimasukkan selama current bus cycle. Lihat pada Tabel 6-4 untuk pengcodean S, dan S3. _ RD —Read: (strobe) yang menjadi logika 0 ketika data bus berurutan terhadap memori maupun data I/O. Pin ini akan mengalir selama berisi persetujuan. . READY — Ready: pin yang ada pada logika level 1 untuk 8086/8088 mem- buat instruksi tanpa menunggu pernyataan. Jika pin ini berisi rendah, maka pernyataan menunggu akan disisipkan. READY digunakan untuk interface memori yang lebih lambat dan komponen disekitamnya ke 8086/8088. | INTR — Interrupt Request: salah satu dari dua pin (yang lainnya adalah NMI) yang digunakan untuk meminta interrupsi hardware. Jika INTR diisi tinggi ketika [ adalah set, maka 8086/8088 akan masuk ke dalam lingkaran persetujuan interrupsi (INTA menjadi aktif) setelah instruksi tertentu dibuat secara lengkap. . TEST — Test: pin yang dicheck oleh instruksi WAIT. Jika TEST adalah lo- gika 0, maka instruksi WAIT kan melanjutkan pembuatan dengan rangkaian instruksi berikutnya dalam program, dan jika TEST adalah logika 1, maka WAIT akan menunggu TEST untuk menjadi logika 0. . NMI — Nonmaskable Interrupt: input yang menyebabkan tipe 2 vektor interrupsi yang memanggil pada bagian akhir instruksi yang ada ketika men- jadi aktif. Input ini merupakan positif-edge (0 ke transaksi 1) yang digerak- kan dan tidak diakibatkan oleh flag bit 1.192 Pengantar Mikroprosesor 12. 13. 14, 15. . RESET — Reset: pin yang jika berisi tinggi untuk minimum empat clock/ jam, akan mengatur kembali 8086/8088. Jika 8086/8088 diatur kembali, maka akan mulai pembuatan instruksi pada lokasi memori FFFFOH dan tidak mungkin interrupsi selanjutnya dengan kejelasan status bit 1. - CLK — Clock: input yang menyediakan timing pokok untuk 8086/8088, Input ini mempunyai 33 persen duty cycle (tinggi sepertiga dari periode jam dan rendah untuk dua pertiga) untuk menyediakan proper internal timing untuk 8086/8088. Voc — Vee: +5 V, + 10 % power supply pin. GND — Ground: hubungan ground: dua pin, yang harus dihubungkan. MN/MX — Minimum/Maximum Mode: pin yang digunakan untuk memilih operasi mode ketika diletakkkan secara langsung ke + 5 V dan operasi maksimum mode ketika diletakkkan secara langsung ke ground/tanah. BHE/S; — Bus Hingh Enable/Status: digunakan untuk mengaktifkan hampir semua data bus yang penting selama pembacaan maupun penulisan. Pin Mode Minimum. Operasi mode minimum dari 8086/8088 diperoleh dengan menghubungkan MN/MX hubungan pin secara langsung ke +5V. Ja- ngan hubungkan pin ini ke + 5V melalui resistor penarikan, atau tidak akan be- kerja. 1 1O/M (8088), MO Memori atau Input/Output: pin yang menunjukkan ke- tika alamat bus informasi berisi alamat memori atau informasi pengalamatan 1/O. Output tersebut akan mengarah ke pemyataan impedance tinggi selama mendapatkan persetujuan. WR — Write: stobe yang digunakan untuk menunjukkan bahwa 8086/8088 data bus berisi data valid untuk dituliskan ke dalam memori atau /O. Pin ini akan mengarah ke pernyataan dengan impedance tinggi selama mendapatkan persetujuan. INTA — Interrupt Acknoledge: Respon ke INTR. Selama permintaan inter- rupsi, pin INTA akan menjadi logika 0, yang menunjukkan bahwa 8086/8088 adalah bus yan sedang menunggu bilangan vektor untuk diterapkan ke hu- bungan data busnya. ALE — Address Latch Enable: pin yang digunakan untuk menunjukkan hubungan alamat bus data yang berisi alamat memori yang valid ataupun alamat port I/O yang valid, ALE tidak pernah mengalir ke pernyataan dengan impedance tinggi.Spesifikasi Hardware 8086/68088 193 5, DT/R — Data transmivReceive: pin yang digunakan untuk mengontrol tu- juan aliran data melalui buffer data bus yang dihubungkan secara eksternal. Pin ini akan mengalirkan ke pernyataan dengan impedance tinggi selama mendapatkan persetujuan. 6. DEN — Data Bus Enable: suatu signal yang menunjukkan bahwa alamat/ data bus berisi data yang valid. Pin ini mengalir ke pernyataan dengan impe- dance tinggi selama mendapatkan persetujuan. 7, HOLD — Hold: suatu input yang digunakan untuk meminta direct memori access (DMA). Jika HOLD aktif, maka 8086/8088 akan mengirimkan ala- mat, data, dan kontrol bus sehingga pengontrol DMA eksternal dapat menda- patkan akses ke memori dan ruang /O. 8. HLDA — Hold Acknowledge: suatu indikasi bahwa pin HOLD telah jauh tungei dan bahwa buses dikirimkan ke pernyataan dengan impedance yang tinggi. 9. SOS (8088) — Status Line: suatu baris yang sama dengan baris SO dalam mode maksimum untuk 8086 dan 8088. Jika signal ini dikombinasikan de- ngan JO/M dan DT/R, maka akan mungkin untuk membaca sandi/decode aliran bus cycle (lihat tabel 6-5). Pin Mode Maksimum. Untuk mendapatkan operasi mode maksimum untuk digunakan dengan coprocessor eksternal, hubungkan pin MN/MX ke ground. Function Indicates an interrupt acknowledge Indicates a memory read Indicates a memory write Indicates a halt Indicates a code access Indicates an /O read Indicates an 1/0 write Remains passive 0 0 0 1 1 0 1 1 0 0 0 7: 1 0 1 1 TABEL 6-5 Status bus cycle (hanya 8088).194 Pengantar Mikroprosesor i vl ) Control Function Indicates a memory read Indicates a memory write Remains passive 0 0 Indicates an interrupt acknowledge 0 1 Indicates an /O read o 0 Indicates an VO write 0 1 Indicates a halt q 0 Indicates a code access 7 1 1 o 1 1 +~+conrsroola TABEL 6-6 Fungsi kontrol bus yang dibangkitkan oleh kontroler bus 8228 ketika Sz, Si, dan So dikodekan Qs, QS, Queue Function © Indicates no operation 1 Indicates first byte of opcode from queue 0 Indicates queue is empty 1 _ Indicates subsequent byte from queue TABEL 6-7 Status antrean — melacak bit QS; dan QSo LS, $1, dan Sp — Status: bit yang digunakan dalam mode maksimum untuk membuat signal kontrol sistem mayor melalu pengontrol bus 8288 (lihat tabel 6-6), Pin ini akan mengirimkan ke pernyataan dengan impedance tinggi selama ada permintaan bus. 2. RQ/GTo dan RQ/GT; — Request/Grant: pin yang digunakan untuk meminta arbitrasi oleh coprocesor eksternal, Setiap baris merupakan hubungan dua arah (bidirectional) yang memungkinkan coprocesor meminta DMA, 8086/8088 untuk menyatakan DMA, dan coprocesor untuk melepaskan DMA.Spesifikasi Hardware 8086/68088 195 6.2 3. LOCK — Lock: suatu output yang menjadi logika 0 untuk seluruh instruksi yang ditentukan terlebih dulu dengan LOCK. Ini pada umumnya digunakan untuk mencegah coprocesor eksternal dari akses ke bus 8086/8088 selama instruksi terkunci. 4, QS; dan QS. — Queue Status: bit yang menyediakan metode untuk menjaga track dari queue prefetch internal. Queue adalah 4 byte panjangnya dalam 8088 dan 6 byte panjangnya dalam 8086. Tabel 6-7 mengilustrasikan fungsi squeue untuk berbagai level logika pada dua pin tersebut. Bit status queue digunakan dengan coprocesor aritmetika 8087 dan mensinkronkan 8086/8088 dengan 8087.Tabel 6-7 mengilustrasikan fungsi queue untuk berbagai level logika pada dua pin tersebut. CLOCK GENERATOR (8284A) Bagian ini memperkenalkan clock generator (8284A), signal RESET, dan — secara singkat — signal READY untuk mikroprosesor 8086/8088. Signal READY dan sirkuit yang digabungkan dibicarakan secara mendalam dalam bagian 6-5. Generator Clock 8284A 8284 adalah komponen pembantu pada mikroprosesor 8086/8088. Tanpa clock generator, beberapa sirkuit tambahan diperlukan untuk membuat clock (CLK) dalam sistem yang berdasarkan 8086/8088. 8284A menyediakan fungsi pokok berikut ini atau signal clock gneration, sinkronisasi RESET, sinkronisasi READY, dan signal level TTL clock generation. Gambar 6-2 mengilustrasikan pinout dari clock generator 8284A. Fungsi Pin. 8284A adalah 18 pin yang digabungkan sirkuit yang dirancang khusus untuk menggunakan mikroprosesor 8086/8088. Berikut ini adalah daftar setiap pin dan fungsinya. 1. AEN, dan AEN, — Address Enable pin menyediakan untuk kualitas bus yang memberikan signal, RDY:, dan RDY> secara respektif. Bagian 6-5, mengilustrasikan penggunaan dua pin tersebut yang menyebabkan keadaan menunggu, lama dengan input RDY; dan RDY2. Pernyataan menunggu196 Pengantar Mikroprosesor GAMBAR 6-2 Pinout clock generator 8284. dibuat oleh pin READY dari mikroprosesor 8086/8088, yang dikontrol de- ngan dua input tersebut. 2. RDY; dan RDY2 — Bus Ready: input yang disediakan dalam tanda hubung dengan AEN, dan pin AEN) yang menyebabkan pernyataan menunggu da- lam sistem yang berdasarkan 8086/8088. 3. ASYNC — Ready Synchronization Select: suatu input yang disediakan untuk memilih satu atau dua tahap dari sinkronisasi input RDY; dan RDY>, 4. READY — Ready: pin output yang menghubungkan ke input 8086/8088 READY. Signal ini disinkronisasi dengan input RDY; dan RDY>. 5. Xi dan X2 — Crystal Input: pin yang dihubungkan ke kristal ekstemal digu- nakan sebagai sumber timing untuk clock generator dal seluruh fungsinya. 6. F/C —Frequency/Crysial: pin yang digunakan untuk memilih sumber clock- ing untuk 82844. Jika pin ini didapatkan tinggi, maka clock eksternal akan disiapkan untuk pin input EFI, dan jika ditemukan rendah, maka oscilator kristal internal akan menyiapkan signal timing. 7. EFI — External Frequency Input: Suatu input yang digunakan ketika pin F/C ditarik tinggi. EF1 akan mensupply timing ketika pin F/C tinggi. 8. CLK — Clock: pin yang menyediakan signal input CLK ke 8086/8088 dan Komponen lainnya dalam sistem. Pin CLK mempunyai signal output yang merupakan sepertiga kristal atau frekuensi input EFI dan mempunyai 33 persen tugas cycle, yang diminta oleh 8086/8088. 9. PCLK — Peripheral Clock: signal yang merupakan seperenam kristal atau frekuensi input EFI dan mempunyai 50 persen tugas cycle. PCLK menyedia- kan signal clock ke peralatan peripheral dalam sistem.Spesifikasi Hardware 8086/68088 197 10, OSC — Oscilator Output: Signal level TTL yang ada pada frekuensi yang sama dengan kristal atau input EFT. OSC menyediakan input EFI ke clock generator 8284A yang lain dalam beberapa sistem multiple-processor. 11. RES — Reset Input: Input pengaturan kembali dengan keaktifan rendah ke 8284A. RES sering dihubungkan ke jaringan RC yang menyediakan power- /tenaga pengaturan kembali. 12. RESET — Reset Output: signal yang dihubungkan ke pin input RESET 8086/8088. 13. CSYNC — Clock Synchronization: pin yang digunakan ketika input EFT menyediakan sinkronisasi dalam sistem dengan beberapa procesor. Jika os- cilator crystal internal digunakan, maka pin ini harus dihubungkan ke dasar. 14, GND — Ground: pin yang dihubungkan ke ground. 15. Vcc — Power Supply Input: pin yang dihubungkan ke +5V dengan toleransi + 10 persen. Operasi 8284A 8284A secara relatif merupakan komponen yang mudah untuk dipahami, Gambar 6-3 mengilustrasikan diagram logika internal dari clock generator. Operasi dari Bagian Clock. Setengah bagian atas dari diagram logika menun- jukkan bagian sinkronisasi clock dan reset/pengaturan kembali dari clock genera- tor 8284A. Seperti yang ditunjukkan dalam diagram, oscilator kristal mempunyai dua input: X; dan Xp Jika kristal didekatkan ke X; dan Xz, maka oscilator akan membuat signal gelombang-square/kuadrat dari frekuensi yang sama dengan kristal. Gelombang kuadrat diberikan pada gerbang AND dan juga infersi buffer yang menyediakan signal output OSC. OSC dapat digunakan sebagai input EFI ke 8284A yang lain. Inspeksi yang dekat dari gerbang AND menyatakan bahwa ketika F/C adalah logika 0, “oscilator output” disetir hingga ke jawaban dibagi 3. Jika F/C adalah logika 1, maka EFI akan disetir ke jawaban/counter. Output dari jawaban dibagi 3 akan membuat timing untuk sinkronisasi yang telah siap, signal untuk jawaban lain (dibagi 2), dan signal CLK ke mikroprosesor 8086/8088. Perhatikan bahwa output dari jawaban pertama memberikan jawaban kedua, Dua jawaban yang dikirimkan tersebut menyediakan output dibagi 6 pada PCLK, peripheral clock output.198 Pengantar Mikroprosesor ord GAMBAR 6-3 Diagram blok internal dari clock generator 82844. Gambar 6-4 menunjukkan bagaimana 8284A dihubungkan ke 8086/8088. Perhatikan (1) bahwa F/C dan CSYNC dihubungkan ke dasar untuk memilih oscilator kristal, dan (2) bahwa kristal 15 MHz menyediakan signal clock normal 5-MHz ke 8086/8088 termasuk 2.5-MHz peripheral clock signal. Operasi Bagian Reset. Bagian reset dari 8284A adalah sangat sederhana. Bagian ini terdiri dari buffer trigger Schmitt dan sirkuit flip-flop tipe-D tunggal. Flip-flop tipe-D meyakinkan bahwa timing yang diperlukan dari input RESET 8086/8088 akan dapat dijumpai. Sirkut ini menerapkan signal RESET ke mikro- Prosesor pada sisi negatif (transisi 1-0) dari setiap clock. 8086/8088 memberi contoh RESET pada sisi positif (transisi 0-1) dari clock: oleh sebab itu, sirkuit ini akan memperoleh timing yang diperlukan dari 8086/8088. Lihat kembali pada Gambar 6-4, Perhatikan bahwa sirkuiit RC menyediakan logika 0 ke pin input RES ketika power pertama kali diterapkan ke sistem. Setelah periode waktu yang pendek, input RES akan menjadi logika | karena bebanSpesifikasi Hardware 8086/68088 199 System reset GAMBAR 6-4 Clock generator (8284A) dan mikroprosesor 8086 atau 8088 yang mengilustrasi- kan koneksi untuk sinyal clock dan reset. Kristal 15-MHz memberikan clok 5-MHz untuk mikro- prosesor bersangkutan. kapasital terhadap +5 V melalui resistor. Switch tekan yang ada di bawah me- mungkinkan mikroprosesor untuk diatur kembali oleh operator. Pengaturan kem- bali timing yang benar memerlukan input RESET untuk menjadi logika | tidak lebih dari empat jam setelah power sistem diterapkan dan dijaga tetap tinggi untuk minimal 50 ys. Flip-flop akan memastikan bahwa RESET akan tinggi dalam empat jam/clock, dan konstanta waktu RC meyakinkan bahwa dia tetap tinggi untuk minimal 50 ps. BUS BUFFERING DAN LATCHING Sebelum 8086/8088 dapat digunakan dengan memori atau interface /O, multi- plexed busnya harus di(demultiplexed). Bagian ini membahas detail yang diper- lukan (demultiplex) bus dan mengilustrasikan bagaimana bus ditahan untuk200 Pengantar Mikroprosesor sistem yang sangat besar. (Karena penyebaran maksimum adalah 10, sistem harus ditahan jika berisi lebih dari 10 komponen lainnya). (Demultiplexing) Bus Alamat/data bus pada 8086/8088 dimultiplexed untuk menyimpan bilangan pin yang diperlukan untuk mikroprosesor 8086/8088 sirkuit yang terintegrasi. Sa- yangnya, hal ini membebani perancang hardware dengan tugas penyaringan atau informasi (demultiplexing) dari pin multiplexed ini. Mengapa tidak meninggalkan buses multiplexed? Memori dan I/O memerlu- kan agar alamat tetap valid dan stabil melalui pembacaan atau penulisan. Jika bus tidak di(multiplexed) maka alamat akan berubah pada memori dan 1/O, yang akan menyebabkannya membaca atau menulis data pada lokasi yang salah. Seluruh sistem komputer mempunyai tiga bus: (1) alamat bus yang menye- diakan memori dan I/O dengan alamat memori atau bilangan port 1/O, (2) data bus yang mengirimkan data ke dan dari memori dan 1/O dalam sistem, dan (3) kontrol bus yang menyediakan kontrol informasi ke memori dan I/O. Bus tersebut harus ada agar menginterface memori dan I/O. Demultiplexing 8088. Gambar 6-5 mengilustrasikan mikroprosesor 8088 dan Komponen yang diperlukan untuk demultiplex busnya. Dalam hal ini, dua latche transparan 74LS373 digunakan untuk demultiplex alamat/data bus yang menghu- bungkan AD; ~ ADp dan alamat/status yang dimultiplexed menghubungkan Ais/S6 — Ais/S3. Latches transparan ini, yang seperti kabel, ketika alamat latches memungkin- kan pin (ALE) menjadi logka 1, maka akan mengirimkan input ke output. Setelah beberapa saat, ALE kembali ke kondisi logika 0, yang menyebabkan latches mengingat input pada waktu perubahan ke logika 0. Dalam hal ini Ay — Ao diingat dalam bagian bawah latch dan Aig — Aj dalam latch bagian atas. Hal ini akan menempatkan alamat bus yang terpisah dengan hubungan Ajy - Ao. Hubungan alamat tersebut memungkinkan 8088 ke alamat 1M byte dari ruang alamat me- mory. Fakta bahwa data bus terpisah akan memungkinkan untuk dihubungkan ke bagian peripheral 8-bit atau komponen memori. Demultiplexing 8086. Seperti 8088, sistem 8086 memerlukan alamat terpisah, data dan kontrol bus. Inilah pada pokoknya yang membedakan bilangan dari pin multiplexed. Dalam 8088 hanya AD; — ADp dan Ays/Ss — Ais/Ss yang dimulti-Spesifikasi Hardware 8086/68088 201 8088 ro OE Ag 3 = G Ae An Au Pa A Aw fog Ay, | Address bus, Data bus D. D, De Dy Dy D: D, D, 10 RD. Control buy wR GAMBAR 6-5. Mikroprosesor 8088 dengan bus address didemultiplexed. Ini adalah model yang digunakan untuk membangun banyak sistem berbasis 8088. plexed. Dalam 8086, sebaliknya, pin yang dimultiplexed mencakup ADs - ADo, ‘Aio/S¢ — Aie/S3, dan BHE/S;. Seluruhnya harus didemultiplexed. Gambar 6-6 mengilustrasikan demultiplexed 8086 dengan seluruh tiga bus-nya: alamat (A1y - Ao dan BHE, data (Dis - Do), dan kontrol (M/1O, RD, dan WR).202 Pengantar Mikroprosesor Sirkuit ini hampir sama dengan yang ada dalam Gambar 6-5, kecuali tambah- an latch 74L$373 yang ditambahkan ke demultiplex pin alamat/data bus ADs — ADs, dan input BHE/S; telahditambahkan ke bagian atas 74L$373 untuk memilih bank memori dengan order tinggi dalam 16-bit sistem memori dari 8086. Di sini memori dan sistem /O melihat 8086 sebagai bagian dengan 20-bit alamat bus (Ary ~ Ao), 16-bit data bus (D1s -Do) dan 3-baris kontrol bus (M/IO, RD, dan WR). Sistem yang Ditahan/Buffered Jika memori lebih dari 10 unit load dicapai pada suatu pin bus, maka seluruh sistem 8086 atau 8088 harus ditahan/buffered. Pin demultiplexed telah ditahan dengan latche 748373, yang telah dirancang untuk mengatur bus dengan kapasitas tinggi yang dijumpai dalam sistem mikro komputer. Aliran output juga telah ditingkatkan sehingga unit load TTL yang lebih, dapat diatur: output logika 0 menyediakan hingga 32 mA alirannya, dan output logika 1 menyediakan 5.2 mA. Signal yang telah ditahan semuanya akan memperkenalkan timing penundaan pada sistem. Ini menyebabkan tidak adanya kesulitan kecuali jika memori atau bagian I/O digunakan yang fungsinya dekat dengan kecepatan bus maksimum. Bagian 6-4 menyajikan problem dan waktu penundaan yang dicakup secara lebih mendetail. 8088 yang ditahan secara penuh, Gambar 6-7 menyatakan mikroprosesor 8088 yang ditahan/buffered secara penuh. Perhatikan bahwa delapan pin alamat yang masih ada, As - Ae, menggunakan buffer octal 74LS244; delapan pin data bus, D7 — Dp, menggunakan 74LS245 octal buffer bus dengan satu tujuan; dan signal kontrol bus, IO/M, RD, dan WR, menggunakan buffer 74LS244. Sistem 8088 yang ditahan secara penuh memerlukan dua 74LS244 dan satu 74LS245, dan dua 74L$373. Tujuan dari 74LS245fikontrol dengan signal DT/R dan bisa dimungkinkan atau tidak dimungkinkan dengan signal DEN. 8086 yang ditahan secara penuh, Gambar 6-8 mengilustrasikan mikroprosesor 8086 yang ditahan secara penuh. Pin alamatnya telah ditahan dengan latch alamat 74Ls373; data busnya menggunakan dua 74LS245 octal buffer bus dengan satu tujuan; dan signal kontrol bus, M/IO, RD, dan WR, menggunakan buffer 74LS244, Sistem 8086 yang ditahan secara penuh memerlukan satu 74L$244, dua 74LS245, dan tiga 74LS373. 8086 memerlukan satu buffer lebih banyak dariSpesifikasi Hardware 8086/6808 203 Address bus Data bus Control bus GAMBAR 6-6 Mikroprosesor 8086 dengan bus address didemultiplexed. Ini adalah model yang digunakan untuk membangun banyak sistem berbasis 8086.204 Pengantar Mikroprosesor Avge Avwss 373 Anns Atos ALE AD, AD, ADs + Ds *D, AD, ADs AD; *D; *D, AD, ADp DIR DEN GAMBAR 6-7 Mikroprosesor 8088 dengan buffer lengkap. Buffered control bus Boffered address us Buffered data busSpesifikasi Hardware 8086/68088 205 MAO | Buttered Mio RD S RD} control wR a WR | bus OE BnEs7|] J _______________________. sie ‘Avyse K -_-—— Ausss ee An Aviss —e Ay. sors | A108 G OE = crenata reenismmmnmmeee 0 | Sulcrel i | oe a bus G “33 ADs ADy ADs: 4 ADs, ADio AD, G DIR Dy GAMBAR 6-8. Mikroprosesor 8086 dengan buffer lengkap.206 Pengantar Mikroprosesor pada 8088 karena delapan data bus ekstra yang menghubungkan Dis — Do. 8086 ini juga mempunyai signal BHE yang ditahan untuk seleksi memori-bank. ——— cLK BUS TIMING Sangat penting untuk memahami sistem bus timing sebelum memilih memori atau bagian I/O untuk interface ke mikroprosesor 8086 atau 8088. Bagian ini menyediakan ke dalam operasi signal bus, pembacaan dan penulisan timing yang pokok dari 8086/8088. Juga penting untuk diperhatikan bahwa kita hanya akan mendiskusikan waktu yang mempengaruhi memori dan interfacing I/O dalam bagian ini. Operasi Bus yang pokok Tiga bus dari 8086 dan 8088, fungsi — alamat, data dan kontrol — sebenarnya merupakan cara yang sama dengan yang ada pada mikroprosesor lain. Jika data dituliskan ke memori (lihat timing yang disederhanakan untuk menulis dalam ‘ONE BUS CYCLE} eo eae ADDRESS VALID ADDRESS VMI VINVINVS YS ({__eueavorss ADDRESS/DATA DATA WRITTEN TO MEMORY Lf GAMBAR 6-9 Siklus bus tulis 8086/8088 yang disederhanakan,Spesifikasi Hardware 8086/68088 207 Gambar 6-9), mikroprosesor akan mengeluarkan alamat memori pada bus ala- mat, mengeluarkan data untuk dituliskan ke dalam memori pada data bus, dan membuat tulisan (WR) ke memori dan 1O/M = 0 untuk 8088 dan M/IO /= 1 untuk 8086. Jika data dibaca dari memori (Jihat timing yang disederhanakan untuk membaca dalam Gambar 6-10), mikroprosesor akan menghasilkan alamat memori pada alamat bus, membuat bacaan signal memori (RD), dan menerima data melalui data bus. Timing secara Umum 8086/8088 menggunakan memori dan /O dalam periode waktu yang disebut bus cycles, yang sama dengan empat periode sistem-clocking (pernyataan T). Jika clock dioperasikan pada 5 MHz (frekuensi operasi pokok untuk dua mikroprosesor tersebut), maka satu 8086/8088 bus cycle diselesaikan dalam 800 ns. Ini berarti bahwa mikroprosesor membaca atau menuliskan data antara mikroprosesor itu sendiri dan memori atau I/O pada rata-rata 1.25 juta kali tiap satu detik. (Karena queue internal, 8086/8088 dapat membuat 2.5 juta instruksi per detik (MIPS) secara tiba-tiba). Versi lain yang ada dari mikroprosesor tersebut akan mengope- rasikan rata-rata transfer yang tinggi karena frekuensi clock yang lebih tinggi. T;. Selama periode clocking pertama dalam bus cycle, yang disebut dengan Ti, banyak hal yang terjadi. Alamat memori atau lokasi 1/O dikirimkan melalui alamat bus dan hubungan alamat/data bus. (Alamat/data bus dimultiplexedkan dan, pada suatu saat, berisi informasi alamat-memori dan, pada saat yang lain, berisi data). Juga output selama Ty, adalah signal kontrol: ALE, DT/R, dan [0/M (8088) atau M/IO (8086). 1O/M atau M/TO menunjukkan apakah alamat bus berisi alamat memori atau nomor perangkat I/O (port). T», Selama Tp, 8086/8088 membuat signal RD atau signal WR, DEN, dan dalam hal penulisan, data yang harus ditulis. Kejadian ini menyebabkan memori atau bagian I/O memulai menunjukkan pembacaan atau penulisan. Signal DEN kem- bali ke buffer data bus, jika signal tersebut muncul dalam sistem, sehingga memori atau I/O dapat menerima data untuk ditulis atau sehingga mikroprosesor dapat menerima data yang dibaca dari memori atau I/O untuk operasi pembacaan. Jika hal ini terjadi untuk menuliskan bus cycle, maka data dikirimkan ke memori atau /O melalui data bus.208 Pengantar Mikroprosesor ONE BUS CYCLE- 1 Ty : Te + Ty + Ty eT GAMBAR 6-10 _Siklus bus baca 8086/8088 yang disederhanakan, READY dicontohkan dalam bagian akhir T, seperti diilustrasikan dalam Gambar 6-11, Jika READY rendah pada waktu ini, T; akan merupakan keadaan menunggu (T.). Untuk lebih detailnya lihat pada bagian 6-5. T;, Periode clocking ini disediakan untuk memungkinkan waktu memori me- masukkan data. Jika bus cycle berfungsi sebagai cycle bus pembacaan, bus data dicontohkan pada akhir Ts. T,. Dalam Ts, seluruh signal bus dipasifkan (deactivated) untuk persiapan bus cycle selanjutnya, Juga waktu 8086/8088 menyederhanakan data bus yang meng- hubungkan data yang dibaca dari memori atau I/O. Sebagai tambahan, pada point ini, pengiriman sisi signal WR akan mengirimkan data ke memori atau I/O, yang mengaktifkan dan melakukan penulisan ketika signal WR kembali ke level logic 1. Read Timing. Gambar 6-11 juga menunjukkan timing pembacaan untuk mikro- prosesor 8088. Timing pembacaan 8086 juga sama kecuali bahwa 8086 mempu- nyai 16 bukannya 8 data bus bit. Yang terlihat mirip pada diagram timing iniSpesifikasi Hardware 8086/6808 209 Tame = et { Tommie T coat ace) ore ee Bree ean] pp rent [ees j ; ra i ! Trea! orm eno cveue (wore (T= Von) GAMBAR 6-11 Bus timing 8088 dengan mode minimum untuk operasi baca. harus memungkinkan untuk mengidentifkasi seluruh kejadian utama yang dijelas- kan untuk setiap pernyataan T. Ttem yang paling penting dalam diagram timing pembacaan adalah jumlah waktu yang dimungkinkan memori atau 1/O untuk membaca data. Memori dipilih dengan waktu aksesnya, yang merupakan jumlah waktu yang digabung dimana210 Pengantar Mikroprosesor mikroprosesor memungkinkan untuk memasukkan data untuk operasi pemba- caan. Oleh sebab itu, yang paling penting adalah bahwa memori yang kita pilih dapat sesuai dengan batasan sistem. Namun demikian, diagram timing tidak menyediakan waktu akses memori langsung. Sebagai pengganti diperlukan gabungan beberapa waktu untuk sampai pada waktu akses. Untuk menemukan waktu akses memori dalam diagram terse- but, kita pertama kali harus menemukan point dalam T; ketika data disampelkan. Bila anda memperhatikan diagram timing tersebut secara saksama, maka anda akan menemukan garis yang melintang dari ujung T; turun ke bus data. Ujung T; merupakan tempat mikroprosesor membuat sampel untuk bus data. Waktu akses dimulai pada saat alamat muncul pada bus alamat (address bus) sampai mikroprosesor membuat sampel untuk data memori pada T3. Kurang lebih ada tiga pernyataan T yang berlalu antara waktu tersebut, tetapi tidak tepat. (Lihat pada Gambar 6-12 untuk waktu berikutnya). Alamat tidak muncul hingga waktu Tcay (110 ns jika clock 5 MHz) setelah memulai T;. Ini berarti bahwa waktu Tc.av harus dikurangi: waktu set up/pengaturan data (Tctav) yang terjadi sebelum T3. Waktu akses memori dengan demikian adalah pernyataan clocking dikurangi jumlah Tc.ay dan Tezav. Sebab Tcrav adalah 30 ns dengan 5-MHz clock, waktu akses memori yang dimungkinkan hanya 460 ns (waktu akses = 600 ns - 110 ns — 30 ns). Sebenamya, bagian memori yang dipilih untuk menghubungkan ke 8086/8088 yang dioperasikan pada SMHz harus dapat mengakses data dalam waktu kurang dari 460 ns, sebab adanya waktu penundaan yang diperkenalkan oleh alamat decoder dan buffer dalam sistem. Minimal batas 30 atau 40 ns harus muncul untuk operasi sirkuit tersebut. Oleh karena itu, kecepatan memori harus tidak lebih lambat dari kira-kira 420 ns untuk beroperasi dengan benar dengan mikro- prosesor 8086/8088. Faktor timing lainnya yang mungkin mempengaruhi operasi memori adalah lebar strobe RD. Dalam diagram timing, lebar strobe pembacaan diberikan dengan Truri. Waktu untuk strobe ini adalah 325 ns (rata-rata clock 5 MHz), yang cukup lebar untuk hampir semua bagian memori yang dibuat dengan waktu akses 400 ns atau kurang. Write Timing. Gambar 6-13 mengilustrasikan diagram timing penulisan untuk mikroprosesor 8088. Lagi, 8086 juga hampir sama dan tidak perlu ditunjukkan di sini.‘Spesifikasi Hardware 8086/68088 211 A.C. CHARACTERISTICS wets "4 - rc 70 vec = 4 210" Wh; Teewree ee os Se nium COMPLEXITY SYSTEM THMING REQUIREMENTS AC. CHARACTERISTICS (Continue GAMBAR 6-12 Karakteristik 8088 AC.212 Pengantar Mikroprosesor | | cxxten ovr _ cL ee i | fread j—[rerors] [=| Toor AD1—Ade lk 07-40. ‘OATA our 7 | Tevery—} pAcr] pip ware crete i FLOAT x Lsccobnad Serene i on : | | wnra cote a= $.thavos ee sorrwane nar SIRIBWAITA vox anya, TR WOETERMINATE sant GAMBAR 6-13 Bus timii 1 ALL SIQNALS SWITCH BETWEEN Yon ANO Voy UNLESS OTHERWISE 2 OF Ts, Ty, Tw TO OETERMINE HT tes RTS SACK THE 448 LoCAL AooNOATA 05 1s PLoaTing Ounina noTm infa Crete COntmoL sears ‘Ake snown Fon tne second MTA Crece 4 HOMAS AT sabe ane Shown eon REFERENCE ONLY 5 ALU Tia MEASUREMENTS ARE MADE AT TEV OMLESS OTHEEWSE Sores’ ing tulis 8088 dengan mode minimum. Perbedaan utama antara timing pembacaan dan penulisan sangat minim. Strobe RD diganti dengan strobe WR, data bus berisi informasi ke memori bukannya informasi dari memori, dan DT/R meninggalkan logika 1 bukannya logika 0 pada semua bus cycle. Ketika terjadi interfacing beberapa bagian memori, timing mungkin kritis khususnya antara point dimana WR menjadi logika 1 dan ketika data dipindahkan dari data bus. Ini merupakan kasus karena, seperti yang akan kita bahas, memori data dituliskan pada sisi (trailing) dari strobe WR. Menurut diagram timing,Spesifikasi Hardware 8086/68088 213 periode kritis ini adalah Twupx atau 88 ns jika 8088 dioperasikan dengan clock 5 MHz. Waktu yang ada sering sangat kurang dari pada ini, dan kenyataan sering 0 ns untuk bagian memori. Lebar dari strobe WR adalah Twiwn atau 340 ns pada rata-rata clock 5-MHz. Rata-rata ini, juga, sesuai dengan hampir semua bagian memori yang mempunyai waktu akses dari 400 ns atau kurang. —_———————— KEADAAN READY DAN WAIT Seperti yang kita sebutkan pada awal bab ini, bahwa input READY dapat menye- babkan keadaan menunggu untuk memori yang lambat dan komponen I/O. Kea- daan menunggu (Tw) adalah periode clocking ekstra yang disisipkan antara Tz dan Ts untuk penyebaran bus cycle. Jika pernyataan menunggu disisipkan, maka waktu akses memori, secara normal 460 ns dengan 5 MHz clock, disebarkan dengan satu periode clocking ke 660 ns. Dalam bagian ini, kita akan mendiskusikan sirkuit sinkronisasi READY yang ada di dalam clock generator 8284A, menunjukkan bagaimana menyisipkan satu atau lebih pernyataan menunggu secara selektif ke dalam bus cycle, dan menguji input READY dan waktu sinkronisasi yang diperlukan. Input READY Input READY dicontohkan dalam bagian akhir T> dan lagi, jika dapat diterapkan, dalam bagian tengah dari Tw. Jika READY adalah logika 0 pada bagian akhir T2, maka T; akan ditunda dan Ty disisipkan antara T dan Ts. READY dicontohkan kemudian pada bagian tengah T,, untuk menentukan apakah pernyataan berikut- nya adalah T,, atau Ts. Perlu diujikan untuk mendapatkan logika 0 pada transisi 1 = 0 dari clock pada bagian akhir T2 dan untuk | pada transisi 0 - 1 dari clock dalam bagian tengah Tw. Input READY ke 8086/8088 mempunyai beberapa persyaratan timing yang sulit, Diagram timing dalam Gambar 6-14 menunjukkan READY yang menye- babkan satu pernyataan menunggu (Tw) lama dengan setup yang diperlukan dan membutuhkan waktu dari sistem clock. Timing yang diperlukan untuk operasi ini dijumpai dengan sirkuit sinkronisasi READY internal dari generator clock 8284A. Jika 8284A digunakan untuk READY, input RDY (input ready ke 8284A) akan muncul pada bagian akhir dari setiap pernyataan T.214 Pengantar Mikroprosesor cLK RDY dan 8284A RDY adalah input ready yang disinkronisasi pada clock generator 8284. Dia- gram timing untuk input ini disediakan dalam Gambar 6-15. Meskipun berbeda dengan timing untuk input READY ke 8086/8088, sirkuit 8284A internal menja- min keakuratan sinkronisasi READY yang disediakan pada 8086/8088. Gambar 6-16 menunjukkan’ struktur internal dari 8284A. Setengah bagian bawah dari diagram tersebut adalah sirkuit sinkronisasi READY. Pada sisi paling kiri, RDY; dan input AEN; adalah AND, seperti RDY2 dan input AEN>. Output dari gerbang AND kemudian dibeikan operasi OR untuk membuat input ke satu atau dua tahap sinkronisasi. Untuk mendapatkan logika | pada input ke flip-flop, RDY ; AND AEN;, harus aktif atau RDY: AND AEN;, harus aktif. Input ASYNC akan memilih satu tahap sinkronsasi jika merupakan logika 1 dan memilih dua tahap jika logika 0. Jika satu tahap diseleksi, maka signal RDY -__-———— 1.—__}—_-__1, ——+— 1, 2. READY CLK RDY GAMBAR 6-14 Input timing READY 8086/8088. GAMBAR 6-15 Input timing RDY 8284.Spesifikasi Hardware 8086/68088 215 akan disimpan dari perolehan pin READY 8086/8088 hingga sisi negatif selanjut- nya dari clock. Jika dua tahap diseleksi, maka sisi positif pertama dari clock akan menangkap RDY dalam flip-flop pertama. Output dari flip-flop ini diberikan ke flip-flop kedua sehingga pada sisi negatif berikutnya dari clock, flip-flop kedua akan menangkap RDY. Gambar 6-17 mengilustrasikan sirkuit yang digunakan untuk memperkenalkan hampir semua bilangan pernyataan menunggu untuk mikroprosesor 8086/8088. Disini serial 8-bit akan mengambil (74LS164) logika 0 untuk satu atau lebih periode clock dari satu output Q-nya hingga ke RDY,, input dari 8284A. Dengan ketentuan yang semestinya, sirkuit ini dapat menyediakan beberapa jumlah per- nyataan menunggu. Juga perhatikan bagaimana register penggat ikosongkan kembali ke point permulaannya. Output dari register ditekan tinggi ketika pin RD, WR, dan INTA semuanya adalah logika 1. Tiga signal tersebut adalah tinggi hingga pernyataan T>, sehingga register pengganti akan berganti untuk pertama kali ketika sisi positif dari T2 tiba. Jika satu wait diinginkan, maka ouput Qa GAMBAR 6-16 Belum diterjemahkan216 Pengantar Mikroprosesor CS from memory device Roy, -—— °° AEN, PS Oca ase 7 8284A = RDY; fp Clock = generator Qs Qs Qc Qo Qe QW Qc WH CLK Gk | ic : I Z READY = shift direction a C) cu 8088 aR ——— ul 8086 INTA ak { al GAMBAR 6-17 Sirkuit yang akan menyebabkan keadaan tunggu antara 0 dan 7 dihubungkan ke gerbang OR. Jika dua wait diinginkan, maka output Qc dihu- bungkan, dan seterusnya. Juga perhatikan dalam Gambar 6-17 yang menunjukkan bahwa sirkuit ini tidak selalu membuat pernyataan. Dia bisa dimungkinkan dari memori yang hanya untuk piranti memori yang memerlukan penyisipan wait. Jika signal seleksi dari piranti memori adalah logika 0, maka piranti ini dipilih: kemudian sirkuit ini akan membuat pernyataan menunggu. Gambar 6-18 mengilustrasikan diagram timing untuk pembuat pernyataan menunggu register pengganti ketika dihubungkan untuk menyisipkan satu per- nyataan menunggu. Diagram timing juga mengilustrasikan isi internal dari flip- flop register pengganti untuk menunjukkan pandangan yang lebih detail tentang operasinya. Dalam contoh ini, satu pernyataan menunggu akan dibuat.Spesifikasi Hardware 8086/68088 217 Qn & GAMBAR 6-18 Generation timing keadaan tunggu dari sirkuit pada Gambar 6-17. 6-6 MODE MINIMUM TERHADAP MODE MAKSIMUM Ada dua mode operasi untuk mikroprosesor 8086/8088: mode minimum dan mode maksimum. Operasi mode minimum diperoleh dengan menghubungkan pin pilihan mode MN/MX ke +5 V, dan mode maksimum dipilih dengan menghu- bungkan ke dasar pin tersebut. Kedua mode tersebut mempunyai struktur kontrol yang berbeda untuk mikroprosesor 8086/8088. Mode operasi yang disediakan oleh mode minimum adalah sama dengan 8085A, mikroprosesor yang paling akhir adalah Intel 8-bit, dimana mode maksimum adalah baru dan unik serta direncanakan digunakan jika coprocesor muncul dalam sistem218 Pengantar Mikroprosesor Operasi Mode Minimum Operasi mode minimum adalah cara yang paling murah untuk mengoperasikan mikroprosesor 8086/8088 (lihat Gambar 6-19 untuk mode minimum sistem 8088). Harganya lebih mahal sedikit karena semua signal kontrol untuk memori dan 1/O dibuat di dalam mikroprosesor. Signal kontrolnya adalah sama dengan Intel 8085A, 8-bit mikroprosesor yang paling akhir. Susunan ini memungkinkan 8085A peripheral digunakan dengan 8086/8088 tanpa pertimbangan khusus. Operasi Mode Maksimum Operasi mode maksimum berbeda dengan mode minimum dalam hal beberapa signal kontrolnya yang dibuat secara eksternal. Hal ini memerlukan tambahan dari pengontrol bus eksternal — pengontrol bus 8288 (lihat Gambar 6-20 untuk i h Ey Zaosa ! BOER Z f | ; 8 GAMBAR 6-19 Mode minimum sistem 8088.Spesifikasi Hardware 8086/68088 219 GAMBAR 6-20 Mode maksimum sistem 8088 mode maksimum sistem 8088). Tidak ada cukup pin pada 8086/8088 untuk kontrol bus selama mode maksimum karena pin baru dan ciri baru telah diganti beberapa diantaranya. Mode maksimum digunakan hanya jika sistem berisi co- procesor eksternal seperti coprocesor aritmetika 8087. Pengontrol Bus 8288 Sistem 8086/8088 yang dioperasikan dalam mode maksimum harus mempunyai pengontrol bus 8288 untuk menyediakan signal yang dihapus dari 8086/8088 dengan operasi mode maksimum. Gambar 6-21 mengilustrasikan diagram block dan penyebaran sirkuit pengontrol bus 8288. Perhatikan bahwa kontrol bus dikembangkan oleh sirkuit ini berisi signal ter- pisah untuk 1/0 (ORC dan TOWC) dan memori (MRDC dan MWTC). Juga berisi memori tingkat tinggi (AMWC) dan I/O (AIOWC) menuliskan strobe dan signal220 Pengantar Mikroprosesor won| srarus sravus) Ht a mucniaus™ CowManD ta [oF ) avoness waren, ata en | taansceNen ano ‘McePORR | NPERRUPT conTWOL a jana (by GAMBAR 6-21 Pengontrol bus 8288. (a) Diagram block. (b) Pinout. INTA. Signal tersebut mengganti ALE, WR, IO/M, DT/R, DEN, dan INTA, yang hilang ketika 8086/8088 diambil dari mode minimum ke mode maksimum. Fungsi Pin. Daftar berikut ini adalah deskripsi dari setiap pin pengontrol bus 8288. . 1. S:, S:, dan Sp — Status Input: pin ke output status 8086/8088 bit S2, S,, dan So yang dibaca untuk membuat signal kontrol bus. 2. CLK — Clock: Input dihubungkan ke pin output 8284A CLK. Ini akan membantu membuat signal kontrol bus. 3. ALE — Address Latch Enable: signal input yang digunakan untuk demulti- plex alamat informasi dari alamat/data bus dan alamat/status data. 4, DEN — Data Enable: pin yang memungkinkan transreceiver bus data dua arah yang ada di dalam sistem. Perhatikan bahwa dia aktif tinggi. 5. DT/R — Data Transmit Receive: signal yang mengontrol tujuan dari pengi- riman data bus dengan satu tujuan dalam sistem. 6. AEN — Address Enable: input yang memungkinkan signal kontrol memori. 7. CEN — Command Enable; input yang memungkinkan pin output perin- tah/command. 8. IOB —V/O Bus Mode: suatu input yang digunakan untuk memilih I/O mode bus maupun mode sistem bus.Spesifikasi Hardware 8086/68088 221 . ATOWC — Advanced I/O Write Command: perintah yang digunakan untuk menyediakan I/O dalam strobe penulisan I/O tingkat tinggi. . IOWC — I/O Write Command: Perintah yang digunakan untuk menuliskan data ke dalam bagian I/O eksternal. . IORC — I/O Read Commané: suatu perintah yang digunakan untuk mem- baca data dari bagian I/O eksternal. . AMWC — Advanced Memory Write Command: suatu perintah yang digu- nakan untuk menyediakan memori dengan indikasi awal dari operasi tulis memori. . MWTC — Memory Write Command: Signal penulisan yang normal yang menyebabkan memori untuk menngerjakan operasi penulisan. . MRDC — Memory Read Command ; signal pembacaan yang normal ynga menyebabkan memori untuk mengerjakan operasi pembacaan. . INTA — Interrupt Acknowledge: suatu output yang digunakan untuk membuat gerbang bilangan vektor interrupt ke dalam data bus selama persetujuan in- terupsi. . MCE/PDEN — Master Cascade Enablle/Peripheral Data Enable: suatu pin yang memilih opersi cascade untuk pengontrol interrupt jika IOB dihubungkan ke bawah, dan memungkinkan pengiriman bus I/O jika IOB sangat ketat. 6-7. RINGKASAN lL Perbedaan utama antara 8086 dan 8088 adalah (a) 8-bit data bus pada 8088 dan 16-bit data bus pada 8086, (b) pin SSO pada 8088 di tempat BHE/S; pada 8086, dan (c) IO/M pada 8088 sebagai pengganti dari M/IO pada 8086. . Baik 8086 maupun 8088 memerlukan power supply + 5-V tunggal dengan toleransi + 10 persen. - 9096/8088 adalah TTL yang sesuai jika gambar imunitas suara dibebaskan ke 350 mV dari yang biasa 400 mV. . 8086/8088 dapat menuntun satu 74XXX, lima 74LSXXX, satu 74SXXX, sepuluh 74ALSXXxX, dan sepuluh 74HCXXxX unit load. . Clock generator 8284A menyediakan sistem clock (CLK), sinkronisasi READY, dan sinkronisasi RESET.222 Pengantar Mikroprosesor 12. 14, . Standard 5-MHz 8086/8088 frekuensi pengoperasian diperoleh dengan membubuhkan kristal 15-MHz ke 8284A. Pin output PCLK berisi signal yang merupakan TTL yang sesuai dan pada setengah frekuensi CLK. . Jika 8086/8088 adalah reset, maka akan memulai pembuatan instruksi pada lokasi memori FFFFOH dan pengoperasian dengan interrupsi yang cacat. . Oleh karena bus 8086/8088 dimultiplexed dan hampir semua memori dan bagian /O tidak dimultiplexed, maka sistem harus dimultiplexed sebelum interfacing denganmemori atau I/O. Demultiplexing diselesaikan dengan latch 8-bit yang clock pulsenya diperoleh dari signal ALE. . Dalam sistem yang besar, buses dapat ditahan karena 8086/8088 mampu mengarahkan hanya hingga 10 unit load dan sistem yang besar sering mem- punyai lebih banyak lagi. . Timing bus sangat penting pada bab yang masih ada dalam teks ini. Cycle bus yang berisi empat periode clocking akan beraksi sebagai timing sistem pokok/utama. Setiap cycle bus mampu menuliskan atau membaca satu bi- langan antara mikroprosesor dan memori atau I/O. . Cycle bus dipecah ke dalam empat pernyataan atau periode T. T; digunakan oleh mikroprosesor untuk mengirimkan alamat ke memori atau I/O dan signal ALE ke demultiplexer: T2 digunakan untuk mengirimkan data ke memori untuk menuliskan atau untuk mentes pin READY dan mengaktifkan signal kontrol RD atau WR; Ts, memungkinkan waktu memori untuk me- masukkan data dan memungkinkan data untuk ditransfer antara mikro- prosesor dan memori atau I/O ; T, adalah dimana data dituliskan. 8086/8088 memungkinkan memori dan I/O 460 ns untuk mengakses data ketika dioperasikan dengan clock 5-MHz. . Pernyataan menunggu (T,,) akan menyebarkan cycle bus dengan satu atau lebih periode clocking untuk memungkinkan memori dan I/O waktu akses yang lebih, Pernyataan wait disisipkan dengan pengontrolan input READY ke 8086/8088. READY dicontohkan dalam bagian akhir T2 dan selama dalam Tw. Operasi mode minimum adalah sama dengan mikroprosesor Intel 8085A, sedangkan operasi mode maksimum adalah baru dan dirancang khusus untuk operasi dari coprocesor aritmetika 8087. . Pengontrol bus 8288 harus digunakan dalam mode maksimum untuk menye- diakan kontrol signal bus ke memori dan I/O. Hal ini karena operasi mode maksimum dari 8086/8088 memindahkan beberapa signal kontrol sistem atasSpesifikasi Hardware 8086/68088 223 nama signal kontrol untuk coprocesor. 8288 menyusun kembali signal kon- trol yang dipindahkan tersebut. PERTANYAAN DAN SOAL eI AWA 13. 14. 15. 16. 17. 18. 20. . Berikan daftar perbedaan antara mikroprosesor 8086 dan 8088. . Apakah 8086/8088 TTL yang sesuai? Terangkan jawabanmu. . Apakah fanout dari 8086/8088 atas bagian berikut ini? a. 74XXX TTL. b. 74ALSLXXX TTL c. T44HCXXX CMOS d. NMOS. |. Informasi apa yang muncul pada alamat data bus dari 8088 jika-ALE aktif. Apa tujuan status bit S3 dan S4? . Menunjukkan kondisi yang bagaimana logika 0 pada 8086/8088 pin RD? Terangkan operasi dari pin TEST dan instruksi WAIT. . Jelaskan signal yang diterapkan ke pin input CLK dari mikroprosesor 8086/8088? . Mode operasi apa yang dipilih jika MN/MX dihubungkan ke tanah? |. Menunjukkan apa signal strobe WR dari 8086/8088 tentang operasi 8086/8088? i. 12. Kapan ALE hanyut ke pernyataan dengan impedance tinggi? Jika DT/R adalah logika 1, kondisi yang bagaimana yang menunjukkan ten- tang operasi 8086/8088? ‘Apa yang terjadi jika input HOLD ke 8086/8088 ditempatkan pada level logika 1? Apakah tiga mode minimum pin 8086/8088 dibaca untuk menemukan jika procesor dihentikan? Terangkan operasi dari pin LOCK. Kondisi yang bagaimana QS1 dan QS2 menunjukkan tentang 8086/8088? Apakah tiga tugas berumah tangga disediakan oleh clock generator 8284A? Dengan waktor apa clock generator 8284A membagi frekuensi intput oscila- tor kristal? . Tika pin F/C ditempatkan pada level logika 1,oscillator kristal akan tidak sesuai, Dimanakah signal timing dibubuhkan ke 8284A dibawah kondisi ini? Output PCLK dari 8284 A adalah MHz jika oscillator kristal diope- rasikan pada 14 MHz.224 Pengantar Mikroprosesor 21. 22. 23, 24, 25. 26. 27. 28. 29. 30. oh 32. 33. 34. 35. 36. 37. 38. 39, Input RES ke 8284A ditempatkan pada logika level kembali/reset 8086/8088. Hubungan bus apa pada mikroprosesor yang secara khusus demultiplexed? Hubungan bus apa pada mikroprosesor 8088 yang secara tipikal demulti- plexed? Sirkuit terintegrasi TTL apa yang digunakan untuk demultiplex bus pada 8086/8088? Apa tujuan dari signal BHE demultiplexed pada mikroprosesor 80862 Mengapa buffer sering diperlukan dalam sistem yang berdasarkan pada 8086/8088? Apakah signal 8086/8088 digunakan untuk memilih tujuan/arah dari aliran data melalui buffer bus bidirectional 74LS245? Cycle bus sama dengan _periode clocking. Jika input CLK ke 8086/8088 adalah 4 MHz, berapa lama bus cycle? Apakah dua operasi 8086/8088 terjadi selama bus cycle? Berapa banyak MIPS dimana 8086/8088 mampu mendapatkan ketika diope- rasikan dengan clock 10-MHz. Secara singkat jelaskan tujuan dari setiap pernyataan berikut aT; b. Tr c. Ts 4. Ts Berapa kali yang diperlukan untuk akses memori ketika 8086/8088 diope- rasikan dengan clock 5-Mhz? Berapa lebar DEN jika 8088 dioperasikan dengan clock 5-Mhz? Jika pin READY dihubungkan ke tanah, maka akan memperkenalkan per- nyataan ke dalam cycle bus dari 8086/8088. Apakah input ASYNC untuk menyelesaikan 8284A? Level logika apa yang harus diterapkan ke AEN; dan RDY}, untuk mendapat- kan logika | pada pin READY?. (Anggap bahwa AEN; adalah level logika 1). Bedakan mode minimum dan mode maksimum operasi 8086/8088? Fungsi utama apa yang disediakan oleh pembeli bus 8288 jika digunakan dengan operasi mode maksimum 8086/8088? untuk mengatur