A. SOAL TEORI
1. Jelaskan perkembangan Programmable Logic Device (PLD) ?
2. Jelaskan struktur umum CPLD dan FPGA serta gambarkan?
3. Jelaskan tahapan mendesign dari awal spesifikasi sampai akhir?
4. Jelaskan cara penggunakan Xilinx untuk tahap implementasi design?
5. Apa perbedaan CPLD, FPGA, dan ASIC ?
6. Apa fungsi project setting pada tahap implementasi design ?
7. Pada tahap apakah terdapat perbedaan untuk program dan testbench pada tahap implementasi ?
8. Jelaskan tentang Xilinx dan fungsi design summary pada software Xilinx ?
9. Apakah yang anda ketahui tentang Virtex 4 XC4VLX25 ?
10. Jelaskan apa saja yang harus diperhatikan pada saat mendownload file program ke FPGA ?
11. Jelaskan tahap-tahap berikut : translate, map dan place & route ?
12. Sebutkan jenis-jenis FPGA yang anda ketahui ?
13. Berikut adalah gambar FPGA Virtex 4 board ML401. Sebutkan masing-masing komponen
pada board tersebut yang bertanda! (Gambar atas adalah FPGA tampak atas, gambar bawah
adalah FPGA tambak bawah)
B. SOAL PERANCANGAN
1. Buatlah suatu program counter modulo up dengan batas maksimal 2 (dua) digit NIM terakhir
dalam bahasa VHDL. Sintesis program VHDL tersebut menggunakan software Xilinx. Print
out resource FPGA yang terpakai (Design Summary) dan RTL Schematic-nya (Gambar
Rangkaian Hasil Sintesis)! (Boleh menggunakan syntax counter modul 3 yang telah dibuat)
2. Bawalah syntax Calculator (softcopy) yang telah Anda buat pada saat praktikum! Pastikan
kebenaran hasil keluaran dari program yang Anda Buat!
Tugas Pendahuluan dikumpulkan fotocopy-nya maksimal hari Senin, 18 April 2011, pukul 09.00
WIB di C201 dengan amplop yang sudah dicap. Pada saat praktikum diharapkan membawa Tugas
Pendahuluan yang original.
Khusus untuk Praktikum hari Jumat, 22 April 2011, seluruh shift dipindah pada shift Hari Sabtu,
23 April 2011. Pemindahan Jadwal dapat dilakukan dengan mengisi Form Penggantian Jadwal
yang ditempel di depan C201.