Jelajahi eBook
Kategori
Jelajahi Buku audio
Kategori
Jelajahi Majalah
Kategori
Jelajahi Dokumen
Kategori
I. PENDAHULUAN
Register merupakan sekumpulan sel biner yang dipakai untuk menyimpan informasi
yang disajikan dalam bentuk kode biner. Register dilakukan melalui penyetelan keadaan
kumpulan flip-flop dalam register secara serentak sebagai suatu kesatuan.
I. TUJUAN
1. IC 7473 ½
2. IC 7474
3. Trainer digital
4. Kabel jumper
5. Aplikasi circuit maker( jika menggunakan laptop atau PC)
III. TEORI
V. LANGKAH KERJA
- D FF
1. Buka Software Circuit Maker dengan cara, pilih Start pada taskbar > All
Programs > Circuit Maker.
2. Klik Digital by function > Flip -flops > 7474.
3. Klik pace untuk menempatkan pada rangkaian.
4. Klik Switches > Digital > Logic Switch.
5. Klik Place untuk menempatkan switch pada rangkaian.
6. Klik Digital Animated > Displays > Logic Displays.
7. Klik Place untuk menempatkan lampu pada rangkaian.
8. Pilih Wire Tool ( + ) untuk menyambungkan setiap komponen pada rangkaian.
9. Sambungkan seluruh komponen sesuai dengan gambar kerja .
10. Klik Simulation > Digital Mode.
11. Pilih Run Digital Simulation.
12. Lakukan percobaan sesuai tabel kebenaran.
13. Amati dan catat hasilnya.
- JK FF
1. Buka Software Circuit Maker dengan cara, pilih Start pada taskbar > All
Programs > Circuit Maker.
2. Klik Digital by function > Flip -flops > 7473 ½ .
3. Klik pace untuk menempatkan pada rangkaian.
4. Klik Digital by function > gates inverters > 7404.
5. Klik pace untuk menempatkan pada rangkaian.
6. Klik Switches > Digital > Logic Switch.
7. Klik Place untuk menempatkan switch pada rangkaian.
8. Klik Digital Animated > Displays > Logic Displays.
9. Klik Place untuk menempatkan lampu pada rangkaian.
10. Pilih Wire Tool ( + ) untuk menyambungkan setiap komponen pada rangkaian.
11. Sambungkan seluruh komponen sesuai dengan gambar kerja .
12. Klik Simulation > Digital Mode.
13. Pilih Run Digital Simulation.
14. Lakukan percobaan sesuai tabel kebenaran.
15. Amati dan catat hasilnya.
VI. HASIL KERJA
- D FF
Tabel kebenaran
INPUT OUTPUT
CLOCK
DATA L1 L2 L3 L4
0 0 0 0 0 0
1 1 1 0 0 0
2 0 1 0 0 0
3 1 1 1 0 0
4 0 1 1 0 0
5 1 1 1 1 0
6 0 1 1 1 0
7 1 1 1 1 1
8 0 1 1 1 1
- JK FF
Tabel kebenaran
INPUT OUTPUT
CLOCK
DATA L1 L2 L3 L4
0 0 0 0 0 0
1 1 0 0 0 0
2 0 1 0 0 0
3 1 1 0 0 0
4 0 1 1 0 0
5 1 1 1 0 0
6 0 1 1 1 0
7 1 1 1 1 0
8 0 1 1 1 1
9 1 1 1 1 1
VII. KESIMPULAN