P. 1
Flip - Flop

Flip - Flop

|Views: 50|Likes:
Dipublikasikan oleh Ndry Nandry

More info:

Categories:Types, School Work
Published by: Ndry Nandry on Jun 03, 2011
Hak Cipta:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

06/03/2011

pdf

text

original

Nama Kelas Hari/Tgl Job ke

: Indriyani : X TKJ A : Kamis, 2 Juni 2011 :3

Flip - Flop

Guru Nilai Paraf

: Neti Amalia,S.pd Dra. Hj. Sri. P,MT : :

I.

Pendahuluan
Flip – flop adalah gerbang logika yang mempunyai dua kemungkinan kedudukan yaitu Bi Stabil Memory. Rangkaian tersebut disusun sedemikian rupa sehingga kalau ada suatu taraf Enable pada S ( C adalah kedudukan lawannya ), maka akan menghasilkan output Q = 1 dan kalau ada taraf Enable pada C ( dengan S pada kedudukan lawannya ),maka akan menghasilkan Q = 0 ( dan Not Q = 1 ). JK- Flip-Flop adalah rangkaian yang hampir sama dengan rangkaian SR, kan tetapi terdapat pengecualian, kalau ada 2 buah input yang tinggi pada saat yang berlawanan maka output JK- Flip Flop akan melakukan toogle (membalikkan kedudukan outputnya). Jadi tidak akanada hasil yang tidak terdefinisi.

Rangkaian D Flip – Flop disusun dengan menambahkan 1 gerbang NOT pada input Flip –Flop.

II.

Tujuan
 Dapat menjelaskan mengenai rangkaian SR-FF, JK-FF dan D-FF.

  III.

Dapat merangkai rangkaian SR-FF, JK-FF dan D-FF menggunakan Circuit Maker. Dapat membuktikan tabel kebenaran dari SR-FF, JK-FF dan D-FF.

Alat dan Bahan a. PC b. Circuit Maker

IV.

Gambar Rangkaian
1. SR-FF

2. JK-FF

3. D-FF

V.

Langkah Kerja 1. SR-FF 1. 2. 3. 4. 5. 6. Klik digital by function  gate NAND  7400. Klik switches  digital  logic display. Klik digital animated  display  logic display. Klik icon + Wire Tool untuk menghubungkan satu sama lain. Klik simulation  digital mode Klik Run untuk memasukan input dan melihat hasil outputnya, dan lihat tabel kebenarannya.

2. JK-FF 1. Buka aplikasi Circuit maker 2. Klik digital by function  flip-flops 7476 1/2 3. Tempatkan IC JK 4. Klik switches  digital  logic switch 5. Tempatkan switch sebagai alat inputnya. 6. Klik digital animated  display  logic display 7. Tempatlan lampu sebagai outputnya, 8. Sambungkan gerbang tersebut dengan lampu dan switch menjadi sebuah circuit dengan meng-klik tand (+) Wire Tool pada menu toolbar 9. Lakukan simulasi dengan cara klik simulation digital mode 10. Klik Run untuk memasukan input dan melihat hasil outputnya, dan lihat tabel kebenarannya. 3. D-FF 1. Buka Software Circuit Maker 2. Klik Digital by Function, pilih IC 7400 pada Gates NAND, kemudian

Place dan pilih IC 7404 pada Gates Inverter, kemudian Place sesuai pada gambar rangkaian. 3. Klik Switches, lalu klik Digital dan pilih Logic Switch, kemudian Place. 4. Klik Digital Animated, klik Displays, pilih Logic Displays, kemudian Place. 5. Pilih Wire Tool ( + ), kemudian sambungkan Logic Displays dengan gates tersebut. 6. Klik Simulation, pilih Digital Mode. 7. Pilih Run Digital Simulation.
VI.

Hasil Kerja
1. SR-FF

Timing Diagram

C S R Q Q

Tabel Kebenaran Clock S R 1 1 0 1 1 1 1 0 1 1 0 0 1 1 0 1 0 1 1 0 0 1 1 0 1 1 1 1 0 1 Ket : TB : Tidak Berubah Q Q 1 0 TD TD 0 1 TB TB 1 0 0 1 TB TB 1 0 TD TD 0 1 TD : Tidak Terdefinisi

2. JK-FF

Timing Diagram

C J K Q Q

Tabel Kebenaran INPUT K 0 0 1 1 0 0 1 1 OUTPUT CLOCK 0 1 0 1 0 1 0 1 Q 0 0 0 0 1 1 0 1 Q 1 1 1 1 0 0 1 0

J 0 0 0 0 1 1 1 1

3. D-FF

1-1

1-0

0-1

0-0

Timing Diagram
Clk D Q Q

Tabel Kebenaran Input D
0 0 1 1

Output Cl
0 1 0 1

Q
0 1

Q
1 0

Tidak Berubah Tidak Berubah

VII.

Kesimpulan Jadi pada SC-FF outputnya tidak terdefinisi apabila semua inputnya bernilai 1. Untuk sinyal clock yang rendah, output Q tidak bergantung pada S dan R, tetapi tetap mempertahankan keadaan terakhir sampai datangnya sinyal clock berikutnya.
Rangkaian JK-FF sama seperti SR-FF. Akan tetapi terdapat perbedaan yaitu pada rangkaian ini tidak ada yang tidak terdefinisi. Karena, outputnya itu akan melakukan toogle (membalikkan hasil output).

Pada saat kondisi clock rendah, sinyal masukkan D tidak mempengaruhi keluaran Q. Sedangkan untuk sinyal clock yang tinggi, maka akan diperoleh keluaran sesuai data D yang masuk saat itu.

You're Reading a Free Preview

Mengunduh
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->