FLIP-FLOP
Job Ke - 3 Paraf:
SC Flip-Flop
Pendahuluan :
Flip-flop adalah sebuah gerbang logika yang mempunyai 2 kemungkinan kedudukan, yaitu Bi
Stabil Memory. Jika ada suatu taraf Enable pada S maka akan menghasilkan output Q=1 dan jika
ada taraf enable pada C maka akan menghasilkan Q=0 dan not Q=1.
Tujuan :
IC 7400
IC 7402
Trainer Digital
Kabel jumper
Teori :
Jika S adalah enable, maka Q=1, sedangkan jika C adalah enable, maka Q=0 dan not Q=1.
Gambar Kerja :
V1 L1
0V
U1A U1C
V2
0V
U1B U1D
V3
0V
L2
JK Flip-Flop
Pendahuluan :
FF JK sama seperti FF SC/RC dengan satu pengecualian, jika 2 input tinggi terjadi saat
berlawanan maka output FF JK akan melakukan Toggle (membalikan output). Hal ini
meniadakan kedudukan yang tidak dapat ditentukan seperti FF SC.
Tujuan :
TABEL KEBENARAN FF JK
INPUT OUTPUT
J K CLK Q NOT Q
0 0 TRANSISI TIDAK ADA PERUBAHAN
0 1 TRANSISI 0 1
1 0 TRANSISI 1 0
1 1 TRANSISI TOGGLE
Ada 2 tipe konfigurasi penintrigeran yang dapat digunakan dalam FF JK, yaitu:
a. Edge Trigering
Mentransferkan data input ke output pada transisi clock yang telah ditentukan
sebelumnya.
b. Master Slave Trigering
Apabila menggunakan pentrigeran ini, data input tersebut darus tetap tinggi.
Peralatan :
IC 7376
Trainer Digital
Kabel Jumper
Langkah Kerja:
TABEL KEBENARAN FF JK
INPUT OUTPUT
K = SC J = SB CLOCK = SA Q = L1
0 0
0 1
1 0
1 1
Catatan : Untuk menyatakan kondisi “Master Slave Trigerring” switch data harus diset
rendah, tinggi, rendah.
D Flip-Flop
Pendahuluan :
D-FF atau Data Flip-Flop adalah suatu jenis rangkaian Flip-Flop yang mampu menyimpan suatu
data seperti layaknya sebuah memory walaupun data yang disimpan dalam jumlah kecil.
Tujuan :
Teori :
D-FF hanya memiliki 1 input, jika inputnya rendah maka Q bernilai rendah. Dan sebaliknya
dengan nilai not Q yaitu tinggi.
Namun D-FF juga dapat diberi clock dehingga bila clocknya rendah, maka akan mengingat data
sebelumnya dan jika clocknya tinggi maka nilainya sama seperti D-FF tanpa clock.
Langkah Kerja: