P. 1
LAPORAN PRAKTIKUM sisdig 9

LAPORAN PRAKTIKUM sisdig 9

|Views: 164|Likes:
Dipublikasikan oleh anak_perantau_1

More info:

Published by: anak_perantau_1 on Jul 07, 2011
Hak Cipta:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as DOC, PDF, TXT or read online from Scribd
See more
See less

07/07/2011

pdf

text

original

LAPORAN PRAKTIKUM

SISTEM DIGITAL Modul 9 REGISTER

Disusun oleh: Langit Da Silva Putra 123080143 Plug 13 Assisten/Coass Bobby Eko Putra

JURUSAN TEKNIK INFORMATIKA FAKULTAS TEKNOLOGI INDUSTRI UPN “VETERAN” YOGYAKARTA 2010

Pengeluaran data secara seri Pengeluaran data secara seri dapat dilakukan dari penyimpanan register data secara seri maupun paralel.Dasar Teori Register adalah suatu rangkaian elektronika yang berfungsi untuk menyimpan data atau informasi. Register geser digunakan sebagai memori sementara dan untuk penggeseran data ke kiri atau ke kanan. Register geser juga digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. yaitu : 1. 2. Proses ini dinamakan proses menahan atau menyimpan data. Penggeseran data ini dikendalikan melalui sinyal clock. Keluaran Flip-Flop ini akan berubah sesuai dengan data yang dimasukkan ketika clock-nya mulai naik dan setelah kondisi tinggi. Setiap Flip-Flop hanya mampu menyimpan data 1 bit. Register terdapat dua cara untuk menyimpan data. Penyimpanan seperti ini dinamakan “penyimpanan data geser kanan”. Penyimpanan data secara paralel Penyimpanan data secara paralel dapat dipahami sebagai pemasukan data D0. D1. misalnya Flip-flop paling kiri digeser per bit ke kanan sampai semua FF terisi. Secara elektronik. register dapat dibangun dari suatu Flip-Flop yang dihubungkan menjadi satu. Register geser merupakan salah satu piranti fungsional yang paling banyak digunakan di dalam system digital. Data akan keluar bit demi bit ke kanan dengan pengendalian sinyal clock 2. D1. Sedangkan ketika clocknya mulai turun dan setelah clocknya pada kondisi rendah. . Ini berarti bahwa untuk menyimpan data 4 bit diperlukan 4 buah Flip-Flop. Penyimpanan data secara seri Penyimpanan data secara seri dilakukan dengan memasukkan data per bit. Pengeluaran data secara paralel Pengeluaran data secara paralel dapat dipahami sebagai pengeluaran data D0. Register geser dikelompokkan sebagai urutan rangkaian logika. Proses ini dinamakan proses merekam data. dan oleh karena itu register geser disusun dari Flip-Flop. D2 dan D3 secara berturut-turut ke Flip-Flop Register terdapat dua cara untuk mengeluarkan data. D2 dan D3 secara berturut-turut dari Flip-Flop. karena D Flip-Flop dapat merekam dan menahan data. yaitu : 1. D Flip-Flop merupakan jenis Flip-Flop yang banyak digunakan dalam menyusun rangkaian register. maka nilai keluaran dari D Flip-Flop tidak dapat berubah.

IC 7404. Saklar B dengan kaki 2J IC 7476 pertama dan kaki 2A IC 7404. Kaki 2Q IC 7476 dengan kaki 2A IC 7408. Kaki 1Q IC 7476 dengan kaki 1A IC 7408.Pembahasan Register Alat dan Bahan : • IC 7476 (dua buah). Kaki 1Y IC 7404 dengan kaki 1K IC 7476. IC 7408 ke papan rangkaian Sambungkan kaki kaki komponen dengan menggunakan kabel seperti di bawah ini : • • • • • • • • Saklar A dengan kaki 1J IC 7476 pertama dan kaki 1A IC 7404. IC 7404. IC 7408 Kabel Jumper secukupnya Digital Trainer Kit • • Langkah kerja : Siapkan dan pasang IC 7476. Kaki 2Y IC 7404 dengan kaki 2K IC 7476. Saklar C dengan kaki 1J IC 7476 kedua dan kaki 3A IC 7404 Kaki 3Y IC 7404 dengan kaki 1K IC 7476. .

Saklar K dengan semua clock yang ada pada semua IC 7476 Saklar O dengan semua kaki inputan B dari IC 7408 Kaki IC 1Y 7408 dengan LED A Kaki 2Y dengan LED B Kaki 3Y dengan LED C Kaki 4Y dengan LED D Kaki VCC. Clear dan Preset dihubungkan ke VCC GND dihubungkan dengan Ground • • • • • • • Tabel Kebenaran : NO 1 2 3 4 5 6 7 8 A 1 1 1 1 1 1 1 1 B 1 1 1 1 0 0 0 0 INPUT C 1 1 0 0 1 1 0 0 D 1 0 1 0 1 0 1 0 A 1 1 1 1 1 1 1 1 B 1 1 1 1 0 0 0 0 KAKI C 1 1 0 0 1 1 0 0 D 1 0 1 0 1 0 1 0 .• • • • • Kaki 1Q IC 7476 dengan kaki 3A IC 7408. Saklar D dengan kaki 2J IC 7476 kedua dan kaki 4A IC 7404 Kaki 4Y IC 7404 dengan kaki 2K IC 7476 Kaki 2Q IC 7476 dihubungkan kembali dengan kaki 4A IC 7408.

TUGAS LATIHAN 1. Clear dan Preset yang ada dihubungkan ke VCC Kaki GND dihubungkan dengan Ground • • • . Rangkaian Penyimpanan Data Secara Seri Alat dan Bahan : • • • Dua buah IC 7474 Kabel Jumper secukupnya Digital Trainer Kit Langkah kerja : Siapkan dan pasang kedua IC7474 ke papan rangkaian Sambungkan kaki kaki komponen dengan menggunakan kabel seperti di bawah ini : • • • • • • Saklar D dengan kaki 1D IC 7474 pertama Kaki 1Q pada IC pertama dengan LED Q3 dan kaki 2D Kaki 2Q pada IC pertama dihubungkan dengan LED Q2 Kaki 1D pada IC kedua Kaki 1Q pada IC kedua dengan LED Q1 dan kaki 2D Kaki 2Q dengan LED Q0 Saklar dengan semua clock yang ada pada kedua IC 7474 Kaki VCC.

Tabel Kebenaran : D 1 1 1 1 1 1 1 1 1 1 1 Clock 0 1 0 1 0 1 0 1 0 1 0 Q3 0 1 1 1 1 1 1 1 1 1 1 Q2 0 0 0 1 1 1 1 1 1 1 1 Q1 0 0 0 0 0 1 1 1 1 1 1 Q0 0 0 0 0 0 0 0 1 1 1 1 D 0 0 0 0 0 0 0 0 0 0 0 Clock 0 1 0 1 0 1 0 1 0 1 0 Q3 1 0 0 0 0 0 0 0 0 0 0 Q2 1 1 1 0 0 0 0 0 0 0 0 Q1 1 1 1 1 1 0 0 0 0 0 0 Q0 1 1 1 1 1 1 1 0 0 0 0 2. Rangkaian Penyimpanan Data Secara Paralel Alat dan Bahan : • • • IC 7474 (2buah) dan IC 7408 Kabel jumper secukupnya Digital Trainer Kit Langkah kerja : Siapkan dan pasang IC 7474 (2buah) dan IC 7408 ke papan rangkaian Sambungkan kaki kaki komponen dengan menggunakan kabel seperti di bawah ini : .

• • • • • Saklar D dengan kaki 1D IC 7474 pertama Kaki 1Q pada IC pertama dengan kaki 1A IC 7408 dan kaki 2D IC pertama Kaki 2Q pada IC pertama dengan kaki 2A IC 7408 dan kaki 1D pada IC kedua Kaki 1Q pada IC kedua dengan kaki 3A IC 7408 dan kaki 2D Kaki 2Q dengan kaki 4A IC 7408 Saklar C dengan semua clock yang ada pada kedua IC 7474 Saklar K dengan semua inputan B dari IC 7408 Kaki 1Y pada IC 7408 dengan LED Q3 Kaki 2Y pada IC 7408 dihubungkan dengan LED Q2 Kaki 3Y pada IC 7408 dengan LED Q1 Kaki 4Y pada IC 7408 dengan LED Q0. Clear dan Preset yang ada dihubungkan ke VCC(+5V) kemudian kaki GND dihubungkan dengan Ground (negative) • • • • • • • Tabel D 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 Clock 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 K 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q2 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 D 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 Clock 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 K 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Q3 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 Q2 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 Q1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 Q0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 . Kaki VCC.

You're Reading a Free Preview

Mengunduh
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->