Anda di halaman 1dari 17

BAB I PENDAHULUAN

1.1 Latar Belakang Pada era sekarang ini kebanyakan barang barang elektronik dalam penerapannya menggunakan prinsip prinsip logika atau yang dinamakan prinsip digital, dengan semakin maju cara berfikir kita, semakin bermacam macam pula variasi suatu barang elektronika yang memanfaatkan prinsip rangkaian logika atau digital ini. Sehingga sekarang tidak menutup kemungkinan jika dimana mana menemukan bermacam macam alat yang memanfaatkan fungsi tersebut. Berdasarkan fakta diatas, maka kami ingin membuat suatu rangkaian sederhana yang memanfaatkan prinsip kerja rangkaian logika atau digital, lebih jelasnya kami mencoba mempraktekan teori yang sebelumnya telah kami dapatkan kedalam bentuk sebuah rangkaian jam yang disebut dengan jam digital.

1.2 Tujuan 1. Dapat menerapkan logika dasar dari suatu perangkat digital 2. Dapat merancang suatu system dengan menggunakan IC TTL (Trasistor Transistor Logika) yang digunakan untuk jam digital 3. Mengetahui cara kerja IC 7493, 7490 dan 7492. 4. Mengetahui cara pengaplikasian IC 7493, 7490 dan 7492 pada pembuatan jam digital. 5. Mengetahui cara kerja IC 7447. 6. Mengetahui prinsip kerja dari seven segmen common anoda. 7. Mengetahui cara kerja dan penerapan IC 555. 8. Mahasiswa dapat membuat rangkaian Jam digital dan melakukan trouble shootingnya.

1.3 Ruang Lingkup dan Batasan Masalah Dalam merangkai jam digital kami menggunakan IC 7492, IC 7493,Ic 7490, IC 7447, dan IC NE555. Kami juga menggukan 7-segment common anoda sebagai display. Masalah yang dibahas pada laporan ini adalah bagaimana kami memaparkan

Teknik Telekomunikasi

cara mengaplikasikan IC 7492 , IC 7493, IC 7490, IC 7447, dan IC NE555 dalam suatu rangkaian jam digital.

1.4 Teori yang Dipakai Teori yang kami pakai terdiri dari pencacah yang merupakan komponen terpenting dari jam digital. Pencacah dibagi menjadi 2 bagian yaitu pencacah naik dan pencacah turun. Pencacah naik adalah pencacah yang menghitung dari angka 0 9, sedangkan pencacah turun merupakan kebalikan dari pencacah naik yaitu menghitung dari 9 0.

1.5 Sumber Data Kami mendapatkan sumber data tugas akhir ini dari data sheet yang kami ambil dari internet.

1.6 Metode dan Teknik yang Digunakan Metode dan teknik yang kami gunakan adalah eksperimen karena data data yang kami peroleh berdasarkan praktikum yang sudah kami lakukan dalam pembuatan jam digital dengan menggunakan NE555 sebagai pembangkit pulsa. IC 7492,IC 7493,IC 7490.dan IC

1.7 Alat dan Bahan 1. Protoboard 2. IC 7493, IC 7492, Ic 7490 (4 binary counter) 3. IC 7447 (BCD to 7-Segment Decoder/Driver) 4. Kapasitor 100uF 5. 7-Segment Display Common Anoda 7. Resistor 4k7 7. Resistor 300 8. Power Supply 9. Clock Generator(IC 555) 10. Kabel Penghubung 3x @2x 6x 1x 6x 2x 6x 1x 1x secukupnya

Teknik Telekomunikasi

BAB II LANDASAN TEORI

2.1 Teori dasar jam digital Jam elektronika digital yang terdiri dari pencacah yang merupakan komponen terpenting dari sistem jam digital. Gambar (1) merupakan diagram blok sederhana suatu sistem jam digital. Kebanyakan jam menggunakan daya frekuensi jala-jala 60 Hz sebagai masukannya. Frekuensi ini dibagi menjadi detik, menit dan jam oleh bagian pembagi frekuensi dari jam tersebut. Kemudian pulsa satu-per-detik, satu-permenit, dan satu-per-jam dihitung dan disimpan dalam akumulator pencacah jam tersebut. Selanjutnya isi akumulator pencacah (detik, menit, jam) yang tersimpan didekode, dan waktu yang tepat ditayangkan pada tayangan waktu keluaran. Jam digital mempunyai elemen sistem khusus. Masukannya berupa arus bolak-balik 60 Hz. Pengolahan terjadi pada pembagi frekuensi, akumulator pencacah, dan bagian pendekode.

Gambar 2.1.2 Struktur jam digital

Teknik Telekomunikasi

Penyimpanan terjadi pada akumulator. Bagian kendali barupa kendali setwaktu seperti pada gambar (2). Telah disebutkan bahwa semua sistem terdiri atas gerbang logika, flip-flop, dan subsistem. Diagram pada gambar (2) memperlihatkan bagaiman subsistem diorganisasikan sampai menampilkan waktu dalam jam, menit, detik. Ini merupakan diagram jam digital yang lebih terinci. Masukan berupa sinyal 60 Hz. 60 Hz dibagi 60 oleh pembagi frekuensi pertama. Keluaran rangkaian pembagi ini berupa pulsa 1 per detik. Pulsa 1 per detik dimasukkan ke pencacah naik yang mencacah naik dari 00 sampai 59 dan reset 00. Kemudian pencacah detik didekode dan ditayangkan pada 7segmen. Perhatikan rangkaian pembagi frekuensi tengah pada gambar (2). Masukan pada rangkaian ini berupa pulsa1 per detik. Keluarannya berupa pulsa 1 per menit. Keluaran pulsa 1 per menit dipindah ke pencacah menit 0 - 59. Pencacah naik ini mengawasi jumlah menit dari 00 sampai 59 dan reset menjadi 00. Keluaran akumulator pencacah menit didekode dan ditayangkan pada dua 7-segmen di sebelah atas tengah gambar (2). Memperhatikan rangkaian pembagi 60 di sebelah kanak gambar (2). Masukan pada pembagi frekuensi ini adalah pulsa 1 per menit. Keluaran rangkaian ii adalah pulsa 1 per jam. Keluaran pulsa 1 per jam dipindah ke pencacah jam di sebelah kiri. Akumulator pencacah jam ini mengawasi jumlah jam dari 0 sampai 23. keluaran akumulator jam didekode dan dipindahkan kedua penayang 7-segmen pada kiri atas gambar (2). Kita telah perhatikan bahwa rangkaian tersebut sudah berupa suatu jam digital 24-jam. Rangkaian tersebut dapat diubah dengn mudah menjadi jam 12-jam dengan menukar akumulator pencacah 0 sampai 23 menjadi pencacah 0 sampai 11. 2.2 Timer 555 2.21 Rangkaian Astable Sedikit berdeda dengan rangkaian monostable, rangkaian astable dibuat dengan mengubah susunan resitor dan kapasitor luar pada IC 555 seperti gambar berikut. Ada dua buah resistor Ra dan Rb serta satu kapasitor eksternal C yang diperlukan. Prinsipnya rangkaian astable dibuat agar memicu dirinya sendiri berulang-ulang sehingga rangkaian ini dapat menghasilkan sinyal osilasi pada keluarannya. Pada saat power supply rangkaian ini di hidupkan, kapasitor C mulai terisi melalui resistor Ra

Teknik Telekomunikasi

dan Rb sampai mencapai tegangan 2/3 VCC. Pada saat tegangan ini tercapai, dapat dimengerti komparator A dari IC 555 mulai bekerja mereset flip-flop dan seterusnya membuat transistor Q1 ON. Ketika transisor ON, resitor Rb seolah dihubung singkat ke ground sehingga kapasitor C membuang muatannya (discharging) melalui resistor Rb. Pada saat ini keluaran pin 3 menjadi 0 (GND). Ketika discharging, tegangan pada pin 2 terus turun sampai mencapai 1/3 VCC. Ketika tegangan ini tercapai, bisa dipahami giliran komparator B yang bekerja dan kembali memicu transistor Q1 menjadi OFF. Ini menyebabkan keluaran pin 3 kembali menjadi high (VCC). Demikian seterusnya berulang-ulang sehingga terbentuk sinyal osilasi pada keluaran pin3. Terlihat di sini sinyal pemicu (trigger) kedua komparator tersebut bekerja bergantian pada tegangan antara 1/3 VCC dan 2/3 VCC. Inilah batasan untuk

mengetahui lebar pulsa dan periode osilasi yang dihasilkan. Misal diasumsikan t1 adalah waktu proses pengisian kapasitor yang di isi melalui resistor Ra dan Rb dari 1/3 VCC sampai 2/3 VCC. Diasumsikan juga t2 adalah waktu discharging kapasitor melalui resistor Rb dari tegangan 2/3 VCC menjadi 1/3 VCC. Dengan perhitungan eksponensial dengan batasan 1/3 VCC dan 2/3 VCC maka dapat diperoleh : t1 = ln(2) (Ra+Rb)C = 0.693 (Ra+Rb)C dan t2 = ln(2) RbC = 0.693 RbC 2.22 Rangkaian osilator astable Periode osilator adalah dapat diketahui dengan menghitung T = t1 + t2. Persentasi duty cycle dari sinyal osilasi yang dihasilkan dihitung dari rumus t1/T. Jadi jika diinginkan duty cycle osilator sebesar (mendekati) 50%, maka dapat digunakan resistor Ra yang relatif jauh lebih kecil dari resistor Rb. Satu hal yang menarik dari komponen IC 555, baik timer aplikasi rangkaian monostable maupun frekuensi osilasi dari rangkaian astable tidak tergantung dari berapa nilai tegangan kerja VCC yang diberikan. Tegangan kerja IC 555 bisa bervariasi antara 5 sampai 15 Vdc.

Teknik Telekomunikasi

Gambar 2.21.1 logic rangkaian IC 555 Tingkat keakuratan waktu (timing) yang dihasilkan tergantung dari nilai dan toleransi dari resistor dan kapasitor eksternal yang digunakan. Untuk rangkaian yang tergolong time critical, biasanya digunakan kapasitor dan resistor yang presisi dengan toleransi yang kecil. Pada banyak nota aplikasi, biasanya juga ditambahkan kapasitor 10 nF pada pin 5 ke ground untuk menjamin kestabilan tegangan referensi 2/3 VCC. Banyak aplikasi lain yang bisa dibuat dngan IC 555, salah satu aplikasi yang populer lainnya adalah rangkaian PWM (Pulse Width Modulation). Rangkaian PWM mudah direalisasikan dengan sedikit mengubah fungsi dari rangkaian pewaktu monostable. Yaitu dengan memicu pin trigger (pin 2) secara kontiniu sesuai dengan perioda clock yang diinginkan, sedangkan lebar pulsa dapat diatur dengan memberikan tegangan variabel pada pin control voltage (pin5). Di pasaran banyak juga jumpai dua timer 555 yang dikemas didalam satu IC misalnya IC LM324 atau MC1456

2.3 IC Pencacah Pada Jam Digital IC 7490 adalah IC TTL yang dapat digunakan sebagai pembagi 10. IC ini kami digunakan untuk mengcounter bagian jam. Secara sederhana, pin IC 7490 dapat digambarkan sebagai berikut:

Teknik Telekomunikasi

Gambar 2.3.1 pin IC 7490 MR1,2 : Master reset Berfungsi untuk mereset keluaran MS1,2 : Master Set(Preset) Berfungsi untuk menset keluaran CLK A : Clock pertama Dihubungkan pada pulsa atau output pulsa IC sebelumnya CLK B : Clock kedua Dihubungkan dengan QA Q (A,B,C,D) : Keluaran NC : No Conection

Gambar 2.3.2 Logic Diagram IC 7490

Teknik Telekomunikasi

IC 7493 adalah IC TTL yang dapat digunakan sebagai pembagi 16. Ic ini kami digunakan untuk mengcounter satuan pada bagian menit sederhana, pin IC 7493 dapat digambarkan sebagai berikut: dan detik . Secara

Gambar 2.3.3 pin IC 7493 MR1,2 : Master reset Berfungsi untuk mereset keluaran CLK A : Clock pertama Dihubungkan pada pulsa atau output pulsa IC sebelumnya CLK B : Clock kedua Dihubungkan dengan QA Q (A,B,C,D) : Keluaran NC : No Conection

Gambar 2.3.4 Logic Diagram IC 7493 Teknik Telekomunikasi 8

IC 7492 adalah IC TTL yang dapat digunakan sebagai pembagi 12. Ic ini kami digunakan untuk mengcounter puluhan pada bagian menit sederhana, pin IC 7492 dapat digambarkan sebagai berikut: dan detik . Secara

Gambar 2.3.5 pin IC 7492 MR1,2 : Master reset Berfungsi untuk mereset keluaran CLK A : Clock pertama Dihubungkan pada pulsa atau output pulsa IC sebelumnya CLK B : Clock kedua Dihubungkan dengan QA Q (A,B,C,D) : Keluaran NC : No Conection

Gambar 2.3.6 Logic Diagram IC 7492

Teknik Telekomunikasi

IC 7447 adalah IC TTL yang dapat digunakan sebagai penghubung antara IC counter dengan seven segmen. Secara sederhana, IC 7447 dapat digambarkan sebagai berikut:

Gambar 2.3.7 pin IC 7447 A,B,C,D GND VCC a-f : Masukkan : Graund : Input sumber teganggan : Keluaran

2.4 Seven Segment Seven segment merupakan LED yang disusun atas 7 segment yang

dipergunakan untuk menampilkan angka 0 sampai 9 dan sejumlah karakter alfabet.

(a)

(b)

Gambar 2.3.8 a).Tampilan seven segmen b). Dual seven segmen Seven segment terdiri dari dua konfigurasi, yaitu common anoda dan common katoda. Pada seven segment tipe common anoda, anoda dari setiap LED dihubungkan menjadi satu kemudian dihubungkan ke sumber tegangan positif dan katoda dari masing-masing LED berfungsi sebagai input ditunjukkan pada gambar 2.16. dari seven segment, seperti

Teknik Telekomunikasi

10

Gambar 2.3.9. Konfigurasi seven segment tipe common anoda. Sesuai dengan gambar 2.16, maka untuk menyalakan salah satu segmen, maka katodanya harus diberi tegangan 0 volt atau logika low. Misalnya jika segmen a akan dinyalakan, maka katoda pada segmen a harus diberi tegangan 0 volt atau logika low, dengan demikian maka segmen a akan menyala. Demikian juga untuk segmen ainnya. Pada seven segment tipe common katoda, katoda dari setiap LED dihubungkan menjadi satu kemudian dihubungkan ke ground dan anoda dari masing-masing LED berfungsi sebagai input dari seven segment.

Gambar 2.3.10. Konfigurasi seven segmen tipe common katoda . Sesuai dengan gambar 2.17, maka untuk menyalakan salah satu segmen, maka anodanya harus diberi tegangan minimal 3 volt atau logika high. Misalnya jika segmen a akan dinyalakan, maka anoda pada segmen a harus diberi tegangan minimal 3 volt atau logika high, dengan demikian maka segmen a akan menyala. Demikian juga untuk segmen lainnya.

Gambar 2.3.11. pin dual seven segmen

Teknik Telekomunikasi

11

BAB III ISI

3.1 Merancang Rangkaian Pencacah 60 (Pencacah 0 sampai 59)

Gambar 3.1.1 Rangkaian Pencacah 60 atau 0 sampai 59 (Pencacah Menit dan Detik) Rangkaian Counter 60 digunakan sebagai pencacah/penghitung (counter) 0 sampai 59 dalam bilangan biner. Dalam perhitungan jam digital maupun analog, untuk membangun atau menciptakan detik maupun menit dibutuhkan perhitungan dari 0 sampai 59 dalam 1 kali siklus. Sehingga perancangan rangkaian ini ditujukan untuk membangun suatu pencacah (counter) yang dapat mencacah detik maupun menit.

Rangkaian ini dapat dibangun dengan susunan IC 7493 sebagai pencacah satuan dan IC 7492 sebagai pencacah puluhan, dimana IC 7493 ini mencacah/menghitung dari 0 sampai 9, normalnya IC ini menghitung/mencacah 0 15 namun untuk menghitung 0 9 di perlukan reset. Dan IC 7492 digunakan untuk

mencacah/menghitung dari 0 sampai 5. Pada IC 7492 normalnya menghitung dari 0 sampai 11, namun untuk mencapai hitungan detik ataupun menit hanya dibutuhkan penghitungan dari 0 sampai 5. Sehingga dengan metode seperti Gambar 1, yaitu IC 7492 mendapat clock source dari output QD ke clock B, sedangkan clock A tidak digunakan, maka output hanya diperoleh dari QB, QC, dan QD untuk membangun

Teknik Telekomunikasi

12

pencacah puluhan dalam detik maupun menit. Berikut hasil analisa dari rangkaian pencacah 60 :

Gambar 3.1.2 Grafik Output Rangkaian Pencacah 0 sampai 59 (Pencacah Detik dan Menit). Dapat dilihat pada grafik tersebut bahwa setiap pencacahan/penghitungan yang dilakukan oleh IC 7493 (Satuan) telah selesai mencacah dari 0 sampai 9, maka output QD pada IC 7493 akan mengaktifkan clock B pada IC 7492 sehingga menjadi bekerja untuk mencacah dari 0 sampai 5. Setelah IC 7492 selesai mencacah, maka penghitungan akan dimulai kembali dari awal.

3.2 Merancang Rangkaian Pencacah Jam Untuk membangun suatu rangkaian pencacah yang dapat

mencacah/menghitung hitungan jam dalam jam digital maupun analog diperlukan pencacah yang menampilkan angka hitungan 00 sampai 11 atau 0 sampai 23.Disini kami menggunakan pencacah/penghitung 0 sampai 23. Dalam perancangan pencacah/penghitung jam dapat dibangun seperti gambar berikut :

Teknik Telekomunikasi

13

Gambar 3.2.1 Rangkaian Pencacah Jam (Pencacah 0 Sampai 23 dalam Biner) Dapat dilihat pada gambar di atas bahwa IC 7490 memperoleh 2 catu yang dari sumber teganggan dan output QD pencacah menit (pencacah 0 sampai 59) ke clock A-nya. Dalam rangkaian ini khususnya pada IC 7490 hanya mempunyai output QA sampai QD, dengan kata lain hanya dapat memberikan output ke satu seven segment (Pencacah 0 sampai 9 biner (Satuan)). Karena masih dibutuhkan untuk membangun Pencacah Puluhan, maka diberikan harus ditambah satu IC 7490 lagi sebagai puluhan dari jam yang dibuat. Logika dari rangkaian jam pada gambar 4 adalah: reset 1 IC 7490 satuan dihubungkan ke reset IC 7490 puluhan kemudian dihubungkan ke output ke Q2 pada IC 7490 satuan untuk mereset kembali nol (0) ketika pencacah satuan mencapai 3 disaat nilai pencacah puluhan sama dengan 2. reset 2 IC 7490 satuan dihubungkan ke reset2 IC 7490 puluhan kemudian dihubungkan ke output ke Q1 pada IC 7490 satuan untuk mereset kembali nol (0) ketika pencacah puluhan mencapai 2.

Teknik Telekomunikasi

14

3.3 Hasil Rancangan Rangkaian Jam Digital

Gambar 3.3.1 Rangkaian Akhir Jam Digital pada aplikasi Di atas adalah rangkaian akhir dari jam digital yang merupakan penggabungan dari rangkaian : a. Timer 555, merupakan subcircuit dari rangkaian pembangkit pulsa. Rangkaian ini digunakan untuk mengantisipasi adanya penghitungan yang terlalu cepat pada rangkaian awal (rangkaian penerima clock PLN) dikarenakan clock dari PLN adalah sebesar 60 Hz dimana clock ini begitu cepat atau setara pencacah 60 kecepatannya. b. Detik, merupakan subcircuit dari rangkaian pencacah 0 sampai 59. Rangkaian ini digunakan untuk mencacah hasil pencacahan rangkaian timer 555, sehingga output yang dikeluarkan menjadi hitungan detik.

Teknik Telekomunikasi

15

c.

Menit, merupakan subcircuit dari rangkaian pencacah 0 sampai 59. Rangkaian ini digunakan untuk mencacah hasil pencacahan rangkaian Detik, sehingga output yang dikeluarkan menjadi hitungan Menit.

d.

Jam, merupakan subcircuit dari rangkaian pencacah 0 sampai 23. Rangkaian ini digunakan untuk mencacah hasil pencacahan rangkaian Menit, sehingga output yang dikeluarkan menjadi hitungan Jam. Untuk perakitan rangkaian jam digital dapat dilihat pada gambar

Gambar 3.3.2 Rangkaian Akhir Jam Digital

Teknik Telekomunikasi

16

BAB V PENUTUP 5.1 Kesimpulan Rangkaian detik pada jam digital merupakan rangkaian pembagi 60. Rangkaian menit pada jam digital merupakan rangkaian pembagi 3600. Rangkaian jam pada jam digital merupakan rangkaian pembagi 86400. IC 74 LS 93 merupakan IC 4 bit counter yang dapat digunakan dalam rancangan pembuatan jam digital (satuan maupun puluhan). IC 74 LS 90 merupakan IC 4 bit counter yang dapat digunakan dalam rancangan pembuatan jam digital (satuan maupun puluhan). IC 74 LS 92 merupakan IC 4 bit counter yang dapat digunakan dalam rancangan pembuatan jam digital IC ini hanya dapat digunakan untuk

pencacah puluhan pada jam digital karena ketika hitungan biner menyapai 5 (biner) hitungan langsung melompat ke 8(biner) dengan kata lain ic ini tidak dapat menampilkan hitungan 6 dan 7. IC Timer NE 555 merupakan IC Pembangkit clock untuk menghasilkan pulsa. IC 74LS47 merupakan IC Decoder yang mengkonversi Input BCD ke 7 Segment.

VIII. DAFTAR PUSTAKA 1. www.All-datasheet.com 2. http://www.scribd.com/doc/39188804/Tugas1-Komunikasi-Digital 3. http://www.scribd.com/doc/31801941/Laporan-Jam-Digital 4. http://ilhammawmaw.files.wordpress.com/2011/04/dadu-elektronik.doc

Teknik Telekomunikasi

17