Anda di halaman 1dari 18

PHASE LOCK LOOP

MODUL IV PRAKTIKUM ELKOM PHASE LOCK LOOP

A. Tujuan 1. Praktikan dapat melakukan pengukuran dan pengaturan free-running frequency pada PLL.

2. Praktikan dapat mengamati dan memahami lock-range pada PLL. 3. Praktikan dapat mengukur frekuensi capture maksimum dan minimum.. 4. Praktikan dapat mengamati cara kerja PLL sebagai demodulator frekuensi. 5. Praktikan dapat mengamati cara kerja PLL sebagai pensintesis frekuensi.

B. Peralatan yang digunakan 1. Kit praktikum elektronika Komunikasi PLL.

2. Catu daya DC 3. Multimeter digital. 4. Osiloskop. 5. Kabel penghubung (jumper).

C. Dasar teori Phase Lock Loop (PLL) merupakan sistem tertutup membentuk feedback negatif dengan sinyal feedback digunakan untuk mengunci (lock) frekuensi dan phasa keluaran terhadap frekuensi dan phasa sinyal input. PLL digunakan untuk filtering, penggeser frekuensi (frequency sinthesis), kontrol kecepatan motor, ferquency modulation, demodulation, signal detection, dan aplikasi lainnya. PLL dapat berupa analog atau digital, tetapi banyak tersusun dari komponen analog dan digital.

Beberapa parameter dalam PLL antara lain : 1. Free-running frequecy. Adalah frekuensi keluaran VCO pada kondisi tidak ada sinyal masukan. Biasanya nilainya pada frekuensi tengah. 2. Locked-range. Adalah kawasan atau daerah frekuensi dimana lingkar dapat bertahan terkunci. Daerah ini dibatasi oleh frekuensi operasi minimum dan maksimum. Frekuensi operasi maksimum adalah frekuensi tertinggi sinyal masukan
44 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

dimana lingkar(lup) masih dapat terkunci. Cara mencarinya dengan mengubah frekuensi sinyal masukan dari kondisi PLL tidak terkunci (dari frekuensi tinggi sehingga PLL tidak terkunci), perlahan-lahan frekuensi diturunkan sehingga pada harga frekuensi tertentu PLL akan terkunci pada frekuensi tersebut. Frekuensi operasi minimum adalah frekuensi terendah sinyal masukan dimana lingkar-lup masih dapat menguncinya. Cara mencarinya yaitu dalam keadaan PLL tidak terkunci sinyal masukan dinaikan dari frekuensi paling rendah (sehingga PLL tidak terkunci) dinaikan perlahan-lahan sehingga PLL mulai terkunci. Pertengahannya pada free-running frequency 3. Tracking range. Adalah simpangan maksimum yang diijinkan dari jaraknya ke free running frequency, biasanya sejauh setengah lock-range. 4. Capture range. Simpangan frekuensi disekitar free-running frequency dimana lingkaran masih mampu mengunci sejak memulai. Capture-range < Lock-range 5. Lock-up time. Adalah selang waktu transient dari PLL sampai mencapai kondisi terkunci.

Untuk lebih jelasnya maka dapat digambarkan sebagai berikut :

45 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

Cara kerja PLL : 1. Detektor Fasa Andaikan kita memiliki mixer dengan masukan yang frekuensinya sama (misal 50 KHz dan 50 KHz). Karena selisih frekuensinya nol, maka keluaran pencampur merupakan tegangan dc, karena frekuensinya nol. Dengan kata lain, tegangan dc akan keluar dari pencampur ketika frekuensi sinyal-sinyal masukannya sama. Pada dasarnya sebuah detector fase adalah merupakan mixer yang dioptimasi untuk digunakan pada frekuensi sinyal masukan yang sama. Itu dikenal sebagai phase detector atau phase comparator, karena besarnya tegangan dc yang dihasilkan tergantung dari beda sudut fase antara kedua sinyal masukan. Jadi jika sudut fasenya berubah maka tegangan dc-nya juga berubah. Gambar 1.a mengilustrasikan beda sudut fase antara dua sinyal sinusoidal. Ketika sinyal sinyal ini memasuki detector fase pada gambar 1.b, maka akan dihasilkan tegangan dc. Salah satu contoh tipe kurva karakteristik detector fase digambarkan pada gambar 1.c, dimana ketika beda sudut fasenya nol, maka tegangan dc yang dihasilkan akan maksimum. Dan jika sudut fase meningkat dari nol ke 180 maka tegangan dc akan menurun menuju harga minimum. Ketika susut fase 90 derajat, keluaran tegangan dc adalah harga rata- rata dari maksimum dan minimum.

Gambar 1.a Sin ( t+ )


PHASE DETECTOR

VDC

Sin ( t) Gambar 1.b


46 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

Vdc

Vmak

Vmak + Vmin 2 Vmin

90

180

fase

Gambar 1.c

2. VCO [Voltage Controlled Oscillator] Sesuatu yang penting diingat tetntang VCO adalah sebagai berikut : Sebuah masukan tegangan dc akan mengendalikan frekuensi keluaran. Dalam percobaan ini, kenaikan tegangan kendali dc akan menyebabakan penurunan frekuensi keluaran VCO.

fVCO

ff

Vdc Gambar 2

Ketika tegangan dc pada gambar 2 meningkat, maka frekuensi pada sinyal keluaran akan meningkat. Dengan kata lain, tegangan dc akan mangendalikan frekuensi osilator. Secara tipikal, penaikkan frekuensi akan berbanding lurus dengan kenaikan level tegangan dc (gambar 2).

47 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

3. PLL [Phase Locked Loop] Gambar 3.a adakah merupakan blok diagram dari sebuah PLL. Sebuah sinyal masukan dengan frekuensi fx adalah salah satu masukan ke detector fase. Masukan yang lain datang dari keluaran VCO. Keluaran detector fase ditapis dengan LPF. Ini akan menghilangkan frekuensi frekuensi dasar dari masukan, frekuensi frekuensi harmonik (kelipatan dari frekuensi dasar), dan frekuensi jumlahnya. Hanya frekuensi selisih saja yang dilewatkan oleh LPF Tegangan dc ini kemudian akan mengendalikan frekuensi keluaran dari VCO. Sistem umpan balik akan mengunci frekuensi VCO pada frekuensi masukannya. Ketika system bekerja secara benar, frekuensi keluaran VCO akan sama dengan fx, sama dengan frekuensi masukan. Oleh karena detector fase memilki dua sinyal masukan dengan frekuensi yang sama, maka sudut fase antara kedua sinyal masukan ini akan menentukan besarnya tegangan keluaran dc.
Keluaran dc Sinyal Masukan fx PHASE DETECTOR LOW PASS FILTER VCO Keluaran Terkunci fx

(a)

INPUT

INPUT

INPUT

vco (b) (c)

vco (d)

vco

Jika frekuensi masukan berubah, maka frekuensi keluaran VCO akan mengikutinya. Sebagai contoh, jika frekuensi masukan fx meningkat sedikit, fasornya akan berputar cepat dan sudut fase bertambah. Ini berarti tegangan dc keluar dari detector fase akan menurun. Tegangan dc

48 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

yang lebih rendah akan memaksa frekuensi keluaran VCO untuk meningkat sampai dengan fx. Di pihak lain, jika frekuensi masukan menurun, fasornya secara lambat akan menurun dan sudut fasanya akan bertambah, seperti yang ditunjukkan pada gambar 3.d. Sekarang

tegangan dc yang keluar dari detektor fase akan bertambah, dan ini menyebabkan frekuensi keluaran VCO akan menurun sampai sama dengan frekuensi masukannya. Dengan kata lain, PLL secara otomatis mengoreksi/mengontrol frekuensi keluaran VCO dan sudut fasenya.

Lock range (daerah penguncian) BL adalah daerah frekuensi VCO yang dihasilkan, diberikan dengan persamaan :

BL = fmax - fmin

Di mana fmax dan fmin adalah frekuensi keluaran VCO maksimum dan minimum. Sebagai contoh, jika frekuensi VCO dapat membawa dari 40 KHz sampai 60 KHz, maka daerah pengunciannya (lock-range) adalah sama dengan :

BL 60 KHz 40 KHz 20 KHz


Sekali PLL terkunci, maka frekuensi masukan fx dapat membawa frekuensi dari 40 KHz sampai 60 KHz; VCO akan mengikuti frekuensi masukan ini dan keluaran akan terkunci akan sama dengan fx. a. Mode Free Running Jika masukan detector fase tidak ada, maka PLL akan bekerja dalam mode free running. Frekuensi keluaran VCO hanya akan ditentukan oleh komponen penyusun osilatornya saja yaitu R1 dan C1, jadi tidak dipengaruhi oleh tegangan pengendali dc. Dalam bentuk ini maka keluaran dari VCO disebut free-running frequency. b. Capture dan Lock Range Asumsikan PLL bekerja dalam mode free-running atau tidak terkunci. PLL akan terkunci pada frekuesni masukannya jika frekuensi masukannya itu berada pada daerah capture-

49 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

range, yaitu band frekuensi yang berpusat pada free-running frequency. Rumus untuk capture range adalah :

BC
sinyal masukan.

f2

f1

dimana f 2 1 dan f1 adalah frekuensi tertinggi dan terendah agar PLL dapat mengunci

Capture-range adalah selalu lebih sempit dibanding lock-range dan ini berhubungan dengan frekuensi cutt-off dari LPF. Frekuensi cut-off yang lebih rendah akan mengakibatkan capture-range yang lebih sempit. Hal ini dapat diketahui dari karakteristik VCO, dimana jika tegangan masukan dc-nya semakin besar, maka frekuensi keluaran VCO akan menurun, dan jika tegangan dc masukannya diperkecil, maka frekuensi keluaran VCO akan semakin meningkat. Di lain pihak, sinyal masukan dc VCO berasal dari keluaaran detector fasa. Detektor fasa sifatnya seperti mixer, di mana keluaran detector fasa ini terdiri dari komponen- komponen frekuensi asli, jumlah dan selisih dari sinyal-sinyal masukannya. Keluaran detector fasa ini kemudian dilewatkan filter. Sehinggga kalau frekuensi cut-off filter semakin tinggi maka tegangan keluaran dc filter akan semakin rendah, dan kalau frekuensi cut-off semakin rendah maka teganagn dc keluaran akan semakin tinggi. Dan hasil pemfilteran ini diumpankan ke VCO sebagai masukan. Jadi secara tidak langsung frekuensi cut-off filter akan mempengaruhi capture-range. c. IC PLL MC 4046 IC PLL MC 74HC4046A dari Motorola adalah sebuah IC dengan 16 pin yang dapat dihubungkan dengan komponen ekstrenal untuk membentuk PLL.

50 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

Gambar 4 memperlihatkan diagram blok sederhana. Resistor pewaktu eksternal R1,2 dihubungkan dengan pin 11 dan 12 terhadap ground, dan kapasitor pewaktu eksternal C1A dan C1B dihubungkan dengan pin 6 dan 7. Ini adalah dua komponen yang menentukan free-running frequency dari VCO dan range frekuensi VCO dan diberikan dengan persamaan sebagai berikut (diambil dari data library PLL MC74HC4046A) :

fo

3 VCOIN 2Vdd I CONST R1 I CONST R1 R2 2 CEXT (Vdd 3 * undershoot)

R2

d. PLL Sebagai Modulator FM dan AFC [Automatic Frequency Control]

Sinyal Masukan fx

Sfm(t) PHASE DETECTOR LOW PASS FILTER S VCO fv

S(t) info

51 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

Jika Switch S-OFF. Sinyal FM, sfm(t), dengan frekuensi fv yang hanya dipengaruhi oleh sinyal informasi s(t) saja, dengan menganggap komponen VCO stabil tidak dipengaruhi oleh lingkungan. Tapi jika tak stabil, berarti fv dipengaruhi s(t) dan lingkungannya. Jika Switch S ON. Keluaran LPF akan memuat sinyal perubahan fv oleh lingkungan sebagai sinyal koreksi, sebagai masukan VCO yang berupa sinyal informasi s(t) ditambah sinyal koreksi dari keluaran LPF yang menyebabkan seolah-olah harga fv dipengaruhi oleh s(t) saja. e. PLL Sebagai Demodulator FM / Diskriminator Gambar di bawah ini memperlihatkan sebuah osilator LC dengan sebuah kapasitor variable sebagai penala. Jika kapasitansi berubah, maka frekuensi osilasi akan berubah. Jika kapasitansi berubah secara sinusoidal pada frekuensi 1 KHz, maka frekuensi pemodulasinya adalah 1 KHz.

OSILATOR LC

Ketika sinyal FM dimasukkan sebagai masukan pada PLL, VCO akan mengikuti perubahan frekuensi masukannya. Sebagai hasilnya, tegangan yang berfluktuasi atau berubah-ubah akan keluar melalui LPF. Tegangan ini memilki frekuensi yang sama dengan frekuensi sinyal pemodulasi. Dengan kata lain, keluaran DC sekarang menyatakan keluaran demodulasi FM. Ini banyak digunakan dalam penerima FM. Jika sinyal pemodulasi adalah musik, maka sinyal keluaran dari keluaran FM adalah akan sama dengan musik juga. Demodulasi atau deteksi FM dapat diperoleh secara langsung dengan menggunakan rangkaian PLL. Jika frekuensi tengah PLL dirancang pada frekuensi sinyal FM, maka hasil penyaringan atau tegangan keluaran LPF-nya adalah tegangan keluaran demodulasi yang diinginkan. Perubahan nilainya sebanding dengan perubahan frekuensi sinyal masukannya. Rangkaian PLL kemudian dioperasikan sebagai strip IF lengkap, pembatas, dan demodulator sebagaimana dipakai dalam penerima FM.

52 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

Sinyal FM Sfm(t), fv

PHASE DETECTOR

LOW PASS FILTER

Vo(t)

fi VCO

f.

PLL Sebagai Pensintesis Frekuensi Pensintesis frekuensi dapat dibangun dengan menggunakan PLL seperti pada gambar berikut ini :

Sebuah pembagi frekuensi disisipkan antara keluaran VCO dengan masukan detector fasa sehingga sinyal lingkar menuju detector fasa pada frekuensi fo ketika output VCO adalah Nfo. Keluaran ini adalah kelipatan dari frekuensi sinyal masukan(referensi) selama lingkar dalam keadaan terkunci. Sinyal masukan dapat berupa kristal terbilan pada frekuensi f1 dengan menghasilkan keluaran VCO pada Nf1 jika lingkar dalam mkondisi mulai terkuknci pada frekuensi dasar (ketika fo = f1). Karena VCO hanya bisa berubah ubah pada daerah yang terbatas dari frekuensi tengahnya, maka diperlukan untuk mengubah frekuensi VCO ketika harga pembagi diubah. Selama rangkaian PLL pada kondisi terkunci, frekuensi keluaran VCO akan secara pasti N kali frekusnsi masukannya. Ini hanya diperlukan untuk mengatur kembali fo menuju daerah capture-range dan lock-range, lingkar tertutup kemudian menghasikan sinyal Nf1 pada keluaran VCO pada keadaan terkunci.

53 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

54 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

PROSEDUR PRAKTIKUM PHASE LOCK LOOP

1.

VCO Pengukuran kestabilan VCO dilakukan untuk menentukan daerah tegangan kontrol untuk menentukan frekuensi yang diinginkan dan menentukan besarnya faktor penguatan VCO atau sensitifitas modulasi. Pengukuran ini dilakukan dengan cara memberikan tegangan masukan VCO dengan jarak 0,1 Volt dan mencatat frekuensi keluaran VCO. Diagran blok pengukuran seperti pada gambar dibawah ini :

Tegangan Searah

VCO

Osiloskop

Voltmeter

Frequency Counter

Diagram Blok Pengukuran VCO

Data Pengukuran VCO (pin a dan pin b di hubung singkat) No. 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. Tegangan Input (V) 1,2 1,4 1,6 1,8 2,0 2,2 2,4 2,6 2,8 3,0 3,2 Frekuensi (KHz)

55 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

12. 13. 14. 15.

3,4 3,6 3,8 4,0

Tabel 1. Kelinieran VCO

a. Gambarkan kurva kelinieran VCO b. Hitung faktor penguatan VCO

2. Keluaran Filter LPF a. Ukurlah tegangan DC (dengan voltmeter digital) pada keluaran Filter LPF (pin 3) untuk frekuensi referensi (osilator lokal) masukan 400 Hz. Catat tegangan dc pada table 3. b. Ulangi langkah a untuk frekuensi yang lain pada table 4 Frekuensi (Hz) 400 600 800 1000 1200 1400 1600 1800 2000 Tabel 2. Keluaran Filter LPF Vdc

3. Free Running Frequency a. Beri tegangan DC pada masukan VCO sebesar 3 volt, dengan cara : Hubung singkat pin a dan pin b Putar variable resistor dengan trimmer Ukur keluaran Tegangan DC dengan multimeter (pin a)
56 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

b. Atur variable resistor pada pin 8 sehingga diperoleh free running frequency sebesar 250 KHz

4. Proses PLL Prosedur : a. Hubungkan pin b dan pin c, sehingga masukan DC pada VCO berasal dari keluaran detector phasa. b. Atur variable resistor pada pin 7 sehingga diperoleh frekuensi referensi sebesar 400 Hz. (pin 1) c. Hitung berapa pembagi yang diperlukan agar keluaran VCO 250 KHz dengan referensi 400 Hz d. Buatlah programable divider sesuai dengan pembagi yang diinginkan e. Amati keluaran VCO Frekuensi : ...... Duty Cycle : ...... Gambar:
+V

-V

f.

Amati keluaran Phase Detector Gambar :


+V

-V

57 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

g. Amati keluaran Loop Filter Gambar :


+V

-V

h. Amati keluaran Programable Divider Frekuensi : ....... Duty Cycle : ........ Gambar
+V

-V

i.

Amati keluaran Pembagi 2 Frekuensi : ....... Duty Cycle : ........ Gambar


+V

-V

j.

Ulangi untuk nilai Frekuensi Referensi dan Free Running Frekuensi yang lain !

k. Analisa data yang diperoleh !


58 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

5. PLL Sebagai Modulator FM a. Aturlah Keluaran VCO dengan frekuensi referensi 400 Hz sehingga keluarannya mempunyai frekuensi 250 KHz KHz (sebagai frekuensi pembawa) b. Hubungkan Generator Sinyal dengan sinyal kotak (sebagai sinyal informasi) dengan frekuensi 20 KHz dan amplitudo pada masukan modulator FM (pada pin 3 VCO). c. Amati sinyal keluaran modulator FM yang berupa gelombang FM pada pin 4 VCO, bandingkan dengan sinyal masukan pemodulasinya. d. Amati untuk nilai frekuensi informasi yang berbeda-beda :

No. 1.

Frekuensi Informasi (KHz) 20

Gambar keluaran modulator FM

2.

40

3.

60

4.

80

5.

100

6.

120

7.

140

59 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

8.

160

9.

180

10.

200

Tabel 3 6. PLL sebagai pensintesis frekuensi a. Set Frekuensi referensi pada 400 Hz. b. Ukurlah Frekuensi Output VCO pada posisi divider 00 0000 0000 0000

No 1 2 3 4 5 6 7 8 9 10 11

PEMBAGI 10 100 200 300 400 500 600 700 800 900 1000

FREKUENSI (VCO)

Tabel Pesintesa Frekuensi

60 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

PHASE LOCK LOOP

ANALISA 1. Analisa kurva kelinieran VCO dan hitung faktor penguatan ?

2. Analisa hasil keluaran LPF untuk setiap perbedaan frekuensi ! 3. Bandingkan antara free running frekuensi yang diperoleh dari hasil percobaan dengan hasil perhitungan (gunakan rumus di modul praktikum !) ! 4. Analisa setiap keluaran blok pada PLL dalam proses PLL ! Mengapa bisa terjadi demikian ? Jelaskan! 5. Analisa PLL sebagai modulator FM untuk setiap frekuensi informasi yang berbeda ! Bagaimana caranya PLL yang merupakan sebuah osilator bisa menjadi modulator FM ? Jelaskan jawaban anda ! 6. Analisa PLL sebagai pesintesa frekuensi ! 7. Rancanglah sebuah PLL sebagai pensintesa frekuensi beserta spesifikasinya untuk membangkitkan sinyal sinus dengan frekuensi terendah 88 MHz dan frekuensi tertinggi 108 MHz (kenaikan frekuensi setiap 200 KHz / sweep generator). Jika osilator kristal yang tersedia adalah osilator kristal 25 KHz. Jika perlu gunakan programmable counter sebagai frequency divider. 8. Sebutkan komponen apa saja yang anda gunakan dalam setiap blok rancangan anda ? Jelaskan mengapa anda menggunakan komponen tersebut!

61 Bila kegagalan itu bagai hujan dan keberhasilan itu matahari, maka butuh keduanya untuk melihat pelangi Laboratorium Elektronika Komunikasi 2011/2012

Anda mungkin juga menyukai