BAB 4 PENGGUNAAN GERBANG LOGIKA Rangkaian elektronika digital dimulai dari rancangan diungkapkan dalam bentuk tabel kebenaran.

Tabel kebenaran yang ada diubah dalam bentuk aljabar Bool. Dalam bentuk aljabar ini diusahakan disederhanakan. Bentuk aljabar Bool yang telah disederhanakan ini barulah diimplementasikan dalam bentuk rangkaian. 4.1 Tabel kebenaran dan ekspresi Boolean Tabel kebenaran 4.1 disajikan: Masukan B 0 0 1 1 A 0 1 0 1 Keluaran Y 0 1 1 1

Ekspresi Boolean dari tabel kebenaran di atas: AB + AB + AB = Y Suku-suku yang muncul dalam ekspresi Boolean hanyalah yang keluarannya tinggi. Rangkaian gerbang logika:
A B A A B

Ekspresi Boolean dapat disederhanakan sebagai berikut: AB + AB + AB = AB + AB + AB + AB = B( A + A ) + A( B + B ) = B + A = Y Rangkan logika disederhanakan menjadi satu gerbang OR
A B Y

Penyederhanaan aljabar menjadi penting, karana jelas dengan penyederhanaan ini rangkaian menjadi lebih sederhana dengan jumlah gerbang yang lebih sedikit, namum fungsi kerjanya tetap. Jadi dengan penyederhanaan ini biaya pembuatan menjadi lebih murah. 4.2 Penyederhanaan Ekspresi Boolean

Nur Eldig 2005

17

Ada dua teknik penyederhanaan ekspresi Boolean, yaitu: 1) secara aljabar 2) peta Karnaugh (Map Karnaugh) 4.2.1 Penyederhanaan secara aljabar Contoh penyederhanaan di atas adalah secara aljabar. Untuk menyederhanakan ekspresi Boolean ada beberapa sifat operasi aljabar yang penting, yaitu: 1) A . 0 = 0 2) A + 0 = A 3) A . 1 = A 4) A + 1 = 1 5) A + A = A 6) A . A = A 7) A + A = 1 8) A . A = 0 9) A = A Berdasarkan sifat operasi di atas dapat diturunkan beberapa identitas: Y = A + AB = A(1+B) = A 1) Identitas: A + AB = A Y = A + AB = ( A + AB ) + AB = A + B( A + A ) = A + B 2) Identitas : A + AB = A + B 3) Identitas: A + A B = A + B 4) Identitas: A + AB = A + B 5) Identitas: A + AB = A + B Selain identitas di atas untuk penyederhanaan juga dikenal dalil Morgan: 1) A + B = A . B 2) A . B = A + B Dalil Morgan ini sebenarnya telah digunakan sebagai dasar pengubahan gerbang logika yang telah dibicarakan dengan teknik penambahan inverter. Contoh penyederhanaan:

1)

Y = ABC + ABC + ABC

Nur Eldig 2005

18

Y = AB( C + C ) + ABC Y = AB(1) + ABC Y = AB + ABC Y = A ( B + BC ) Y = A( B + C) Y = AB + AC 2) Y = A + B .( A.B) Y = ( A. B ).( A.B ) Y = A.A. B. B Y = 0. B = 0

4.2.2. Peta Karnaugh contoh soal di atas, tabel kebenaran Masukan B 0 0 1 1 Cara memetakan A A Sesuai nilai keluaran B B 0 1 A A 1 1 Melingkari output 1 yang berdekatan sejumlah dua, empat, delapan dan seterusnya.
B A A 0 1 B 1 B 1 Y A = A + B

A 0 1 0 1

Keluaran Y 0 (# 1) 1 (# 2) 1 (# 3) 1 (# 4) B #3 #4

B #1 #2

Contoh perencanaan sistem digital: Suatu mobil taxi akan diperlengkapi alarm keamanan. Bunyi alarm ditentukan oleh kondisi: sopir duduk ditempatnya, sopir mengenakan sabuk

Nur Eldig 2005

19

pengaman, penumpang duduk, penumpang mengenakan sabuk pengaman. Tabel kebenaran sistem pengaman taxi adalah sebagai berikut: S1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 INPUT S2 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 B2 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Y 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 0 OUTPUT Keterangan

Bunyi alarm Bunyi alarm Bunyi alarm Bunyi alarm Bunyi alarm

Untuk keperluan penulisan aljabar kita gunakan kode: D = S1 : sopir duduk di tempatnya; C = B1 : sopir mengenakan sabuk pengaman B = S2 : penumpang duduk; Aljabar Bool bunyi alarm: Alarm bunyi = DCB A + DCBA + DCB A + DCBA + DCB A Sebelum aljabar tersebut dibuat rangkaian, terlebih dahulu disederhanakan: Suku 1 dan 2 menjadi: DCB , Suku 3 dan 4 menjadi : DCB (**) (*) dan (**) menjadi : DC . Suku 3 dan 5 menjadi : DB A Jadi alarm bunyi = DC + DB A Rangkaian elektronika digital:
D C Y B A

A = B2 : penumpang kenakan sabuk.

(*)

Rangkaian elektronika digital sistem pengaman taxi

Nur Eldig 2005

20

4.3 Pemilih data/multiplekser Dengan kemampuan pemilih data perusahaan IC telah menyederhanakan pekerjaan dalam menyelesaikan banyak persoalan logika gabungan. Suatu pemilih data sering kali berupa penyelesaian satu paket untuk suatu pekerjaan yang kompleks. Pemilih data sebenarnya berisi sejumlah gerbang yang dipaketkan dalam suatu IC tunggal. Pada subbab ini pemilih data akan digunakan sebagai suatu paket universal untuk menyelesaikan persoalan logika gabungan. Pemilih data 3 bite
0 1 2 3 a4 5 6 7 C

D m

a t a a s u k

e l u

a r a n

P Contoh Tabel kebenaran 4.2: Input C B 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 Output Y 0 0 0 1 0 1 0 1

e m i l i h d m a s u k a n

a t a

A 0 1 0 1 0 1 0 1

Dengan pemilih data tabel kebenaran tersebut lasung dapat diaplikasikan, yaitu: pada data masukan kaki 0 hingga 7 berturut-turut bernilai: 0, 0, 0, 1, 0, 1, 0, dan 1. nol artinya kaki dihubungkan ke ground dan 1 dihubungkan +Vcc. Pemilih data dengan bit besar makin mahal, maka perlu modifikasi agar dapat digunakan bit yang lebih rendah. Misal penggunaan pemilih data 3 bit untuk aplikasi 4 bite: Tabel kebenaran 4.3 INPUT OUTPUT C B A Y

No D

Nur Eldig 2005

21

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 1 0 0 1 0 1 1 0 0 0 0 1 1 0

Perhatikan pada kolom ABC bahwa baris 0 hingga 7 sama dengan baris 8 hingga 15, bedannya terdapat pada kolom D saja. Perhatikan: Baris 0: D = 0..........Y = 0 & baris 8, D = 1.......Y = 1 ditulis D0 = D Baris 1: D = 0...........Y = 1 & baris 9, D = 1.......Y = 0 ditulis D1 = -D Baris 2: D = 0..........Y = 1 & baris 10, D = 1.......Y = 0 ditulis D2 = -D Baris 3: D = 0...........Y = 0 & baris 11, D = 1.......Y = 0 ditulis D3 = 0 Baris 4: D = 0..........Y = 0 & baris 12, D = 1.......Y = 0 ditulis D4 = 0 Baris 5: D = 0...........Y = 1 & baris 13, D = 1.......Y = 1 ditulis D5 = 1 Baris 6: D = 0...........Y = 0 & baris 14, D = 1.......Y = 1 ditulis D6 = D Baris 7: D = 0..........Y = 1 & baris 15, D = 1.......Y = 0 ditulis D7 = -D
+ V c c

0 1 2 3 4 5 6 7 C B

t p

Realisasi pemilih data dari tabel kebenaran 4.3

Nur Eldig 2005

22

Perhatikan semua nilai Dx = 1 dihubungkan Vcc, Dx = 0 dihubungkan GND, dan Dx = -D dihubungkan ke inverter.

Nur Eldig 2005

23