Anda di halaman 1dari 15

Diseo con microcontroladores PIC18F en lenguaje MikroC

Docente: Ing. Roger Guachalla Narvez xoroger@yahoo.es

PRACTICA 04: Proyecto Hola Mundo con PIC18F4550

Revisar las caractersticas generales del microcontrolador PIC18F4550 Conocer la Configuracin del Oscilador del PIC18F4550 Conocer los Bits de Configuracin del PIC18F4550 En base a un proyecto realizado con el PIC16F877A y que usa el lenguaje MikroBasic, convertir este proyecto para el PIC18F4550 usando el lenguaje MikroC Realizar el envo del mensaje Hola mundo desde el microcontrolador PIC18F4550 hacia el computador PC a travs del puerto serial RS232.

El PIC 18F4550, pertenece a los microcontroladores PIC18 de gama alta. Posee una arquitectura RISC (reduced instruction set computer) de 16 bits longitud de instrucciones y 8 bits de datos. La tabla muestra en resumen las caractersticas generales de este microcontrolador y de sus antecesores los PIC18F2455/2550/4455:

El uC PIC18F4550 dispone de las siguientes memorias: Memoria de programa: memoria flash interna de 32.768 bytes. Almacena instrucciones y constantes/datos Puede ser escrita/leda mediante un programador externo o durante la ejecucin programa mediante unos punteros. Memoria RAM de datos: memoria SRAM interna de 2048 bytes en la que estn incluidos los registros de funcin especial. Almacena datos de forma temporal durante la ejecucin del programa Puede ser escrita/leda en tiempo de ejecucin mediante diversas instrucciones. Memoria EEPROM de datos: memoria no voltil de 256 bytes. Almacena datos que se deben conservar aun en ausencia de tensin de alimentacin Puede ser escrita/leda en tiempo de ejecucin a travs de registros. Pila: bloque de 31 palabras de 21 bits. Almacena la direccin de la instruccin que debe ser ejecutada despus de una interrupcin o subrutina. Memoria de configuracin: memoria en la que se incluyen los Bits de Configuracin (12 bytes de memoria flash) y los registros de identificacin (2 bytes de memoria de solo lectura). Se trata de un bloque de memoria situado a partir de la posicin 30000H de memoria de programa (ms all de la zona de memoria de programa de usuario). En esta memoria de configuracin se incluyen: Opciones del oscilador. Opciones de reset. Opciones del watchdog. Opciones de la circuiteria de depuracin y programacin. Opciones de proteccin contra escritura de memoria de programa y memoria EEPROM de datos. Estos bits se configuran generalmente durante la programacin del uC, aunque tambin pueden ser ledos y modificados durante la ejecucin del programa. Registros de identificacin se trata de dos registros situados en las direcciones 3FFFFEH y 3FFFFFH que contienen informacin del modelo y revisin del dispositivo. Son registros de solo lectura y no pueden ser modificados por el usuario.

El uC PIC18F4550 dispone 5 puertos de E/S que incluyen un total de 35 lneas digitales de E/S:

Todas las lneas digitales de E/S disponen de al menos una funcin alternativa asociada a alguna circuitera especifica del uC.

Cada puerto de E/S tiene asociado 3 registros: Registro TRIS: mediante este registro se configuran cada una de las lneas de E/S del puerto como ENTRADA (bit correspondiente a '1') o como SALIDA (bit correspondiente a '0'). Registro PORT: mediante este registro se puede leer el nivel de pin de E/S y se puede establecer el valor del latch de salida. Registro LAT: mediante este registro se puede leer o establecer el valor del latch de salida.

Dispone de 7 lneas de E/S. Las funciones alternativas son: RAO: entrada analgica (ANO)/ entrada de comparacin (C1IN-) RA: entrada analgica (AN1)/ entrada de comparacin (C2IN-) RA2: entrada analgica (AN2)/ entrada de comparacin (C2IN+) RA3: entrada analgica (AN3)/ entrada de comparacin (C1IN+) RA4: entrada de reloj del Temporizador 0 (TOCKI)/salida de comparacin (C1OUT) RA5: entrada analgica (AN4)/ salida de comparacin (C2OUT)/HLVDIN entrada de deteccin de tensin alta/baja RA6: entrada del oscilador principal (OSC2)/salida de seal de reloj (CLKO) En el reset las lneas RAO, RA, RA2, RA3 y RA5 se configuran como lneas de entrada analgicas. Para poder utilizarlas como lneas digitales de E/S hay que desactivar la funcin analgica (Configurar registros ADCON1, CMCON).

Dispone de 8 lneas de E/S. Las funciones alternativas son: RBO: entrada analgica (AN12)/ interrupcin externa 0 (INTO)/entrada de fallo del ECCP (FLTO)/entrada de datos del SPI (SDI)/lnea de datos del PC (SDA) RB1: entrada analgica (AN10)/ interrupcin externa 1 (INTl)/lnea de reloj del SPI (SDI)/lnea de reloj del PC (SDA) RB2: entrada analgica (AN8)/ interrupcin externa 2 (INT2)/salida de datos del USB (VCMO) RB3: entrada analgica (AN9)/ lnea de E/S del CCP2 (CCP2)/salida de datos del USB (VPO) RB4: entrada analgica (AN11)/ interrupcin por cambio en pin (KBIO)/ salida de CS del SSP (CSSP) RB5: interrupcin por cambio en pin (KBI1)/ lnea de programacin (PGM) RB6: interrupcin por cambio en pin (KBI2)/ lnea de programacin (PGC) RB7: interrupcin por cambio en pin (KBI3)/ lnea de programacin (PGD) Resistencias de pull.up: Todas las lneas del puerto B disponen de resistencias de pull-up internas que pueden ser activadas poniendo el bit RBPU del registro INTCON2 a '0' (RPBU=T despus de un reset). Si un lnea del puerto B se configura como salida la resistencia de pull-up correspondiente se desactiva automticamente. Por defecto, en el reset las lneas RB4..RB0 estn programadas como entradas analgicas. Para usar estos bits en modo digital se debe configurar el registro CONFIG3H.

Dispone de 5 lneas de E/S (RCO, RCl, RC2, RC6 y RC7) y 2 lneas de solo entrada (RC4 y RC5). Las funciones alternativas son: RCO: salida del oscilador del Temp. 1 (T1OSO)/ entrada de contador de los Temp. 1 y 3 (T13CKI) RCl: entrada del oscilador del Temp. 1 (TIOSI)/ lnea de E/S del CCP2 (CCP2)/salida OE del transceiver del USB (UOE) RC2: lnea de E/S del CCP1 (CCP1)/ salida PWM del ECCP1 (PA) RC4: lnea menos del bus USB (D-) / lnea de entrada del USB (VM) RC5: lnea ms del bus USB (D-) / lnea de entrada del USB (VP) RC6: salida de transmisin del EUSART (TX)/ lnea de reloj del EUSART (CK) RC7: entrada de recepcin del EUSART (RX)/ lnea de datos sncrona del EUSART (DT)/ salida de datos del SPI (SDO) En el reset todas las lneas del puerto C quedan configuradas como entradas digitales.

Dispone de 8 lneas de E/S. Las funciones alternativas son: RDO: lnea de datos del SPP (SPPO) RD1: lnea de datos del SPP (SPP1) RD2: lnea de datos del SPP (SPP2) RD3: lnea de datos del SPP (SPP3) RD4: lnea de datos del SPP (SPP4) RD5: lnea de datos del SPP (SPP5) / salida PWM del ECCP1 (P1B) RD6: lnea de datos del SPP (SPP6) / salida PWM del ECCP1 (P1C) RD7: lnea de datos del SPP (SPP7) / salida PWM del ECCP1 (P1D)

Resistencias de pull.up: Todas las lneas del puerto D disponen de resistencias de pull-up internas que pueden ser activadas poniendo el bit RDPU del registro PORTE a T (RPDU='O' despus de un reset). Si un lnea del puerto D se configura como salida la resistencia de pull-up correspondiente se desactiva automticamente

Dispone de 3 lneas de E/S (REO, RE y RE2) y 1 lnea de solo entrada (RE3). Las funciones aloternativas son: REO: entrada analgica (AN5)/ salida de reloj 1 del SPP (CK1SPP) RE: entrada analgica (AN6)/ salida de reloj 2 del SPP (CK2SPP) RE2: entrada analgica (AN7)/ salida de habilitacin del SPP (OESPP) RE3: Lnea de reset externo (MCLR) / lnea de programacin (VPP)

En el reset todas las lneas RE2..RE0 se configuran como entradas analgicas. Para usar estos bits en modo digital se debe configurar el registro ADCON1. La lnea RE3 por defecto tiene la funcin de Reset del uC. Si se desea desactivar la funcin de Reset y utilizar RE3 como lnea de entrada digital hay que poner a '0' el bit MCLRE del registro de configuracin CONFIG3H.

Los dispositivos de la familia PIC18F incorporan un nuevo sistema de reloj y oscilador diferente del de la familia PIC16F. La adicin del mdulo USB, con altos requerimientos para una fuente de reloj estable, hacen que sea necesario proveer una fuente de reloj separada. Para satisfacer estos requisitos, los dispositivos PIC18F incluyen una nueva rama de reloj para proveer una frecuencia de 48 MHz para operacin USB a alta velocidad. Ya que esto se deriva de la fuente principal de reloj, se ha aadido un sistema adicional de pre-escaladores y post-escaladores para acomodar un amplio rango de frecuencias de oscilador. La figura muestra la estructura del oscilador en los dispositivos PIC18F.

CONFIG1L: REGISTRO DE CONFIGURACION 1 LOW (Direccin 300000h)

bit 7-6 No implementados: Se leen como 0 bit 5 USBDIV: Bit de Seleccin de Reloj USB (usado solamente en modo USB de Alta Velocidad; UCFG:FSEN =1) USB Clock Selection bit (used in Full Speed USB mode only; UCFG:FSEN = 1) 1 = Fuente de reloj USB viene del PLL de 96 MHz dividido por 2 0 = Fuente de reloj USB viene directamente del bloque oscilador primario sin post-escalador bit 4-3 CPUDIV1:CPUDIV0: System Clock Postscaler Selection bits Bits de Seleccin del Post-escalador del Reloj de Sistema Para los modos de Oscilador XT, HS, EC y ECIO: 11 = Oscilador primario dividido por 4 para derivar el reloj de sistema 10 = Oscilador primario dividido por 3para derivar el reloj de sistema 01 = Oscilador primario dividido por 2para derivar el reloj de sistema 00 = Oscilador primario usado directamente para el reloj de sistema (sin post-escalador) Para los modos de Oscilador XTPLL, HSPLL, ECPLL y ECPIO: 11 = PLL de 96 MHz dividido por 6 para derivar el reloj de sistema 10 = PLL de 96 MHz dividido por 4 para derivar el reloj de sistema 01 = PLL de 96 MHz dividido por 3 para derivar el reloj de sistema 00 = PLL de 96 MHz dividido por 2 para derivar el reloj de sistema bit 2-0 PLLDIV2:PLLDIV0: Bits de seleccin del Pre-escalador PLL PLL Prescaler Selection bits 111 = Divide por 12 (entrada al oscilador de 48 MHz) 110 = Divide por 10 (entrada al oscilador de 40 MHz) 101 = Divide por 6 (entrada al oscilador de 24 MHz) 100 = Divide por 5 (entrada al oscilador de 20 MHz) 011 = Divide por 4 (entrada al oscilador de 16 MHz) 010 = Divide por 3 (entrada al oscilador de 12 MHz) 001 = Divide por 2 (entrada al oscilador de 8 MHz) 000 = Sin pre-escalador (entrada al oscilador de 4 MHz ingresa directamente al PLL)

CONFIG1H: REGISTRO DE CONFIGURACION 1 HIGH (Direccin 300001h)

bit 7 IESO: Bit de Cambio de Oscilador Interno/Externo Internal/External Oscillator Switchover bit 1 = Modo de Cambio de Oscilador Habilitado 0 = Modo de Cambio de Oscilador Deshabilitado bit 6 FCMEN: Bit de habilitacin de Monitoreo de Reloj Seguro Fail-Safe Clock Monitor Enable bit 1 = Monitoreo de Reloj Seguro Habilitado 0 = Monitoreo de Reloj Seguro Deshabilitado bit 5-4 No implementados: Se leen como 0 bit 3-0 FOSC3:FOSC0: Bits de Seleccin de Oscilador(1) Oscillator Selection bits 111x = Oscilador HS, PLL habilitado (HSPLL) 110x = Oscilador HS (HS) 1011 = Oscilador Interno, oscilador HS usado por USB(INTHS) 1010 = Oscilador Interno, oscilador XT usado por USB(INTXT) 1001 = Oscilador Interno, funcin CLKO en RA6, EC usado por USB(INTCKO) 1000 = Oscilador Interno, funcin de puerto en RA6, EC usado por USB(INTIO) 0111 = Oscilador EC, PLL habilitado, funcin CLKO en RA6 (ECPLL) 0110 = Oscilador EC, PLL habilitado, funcin de puerto en RA6 (ECPIO) 0101 = Oscilador EC, funcin CLKO en RA6 (EC) 0100 = Oscilador EC, funcin de puerto en RA6 (ECIO) 001x = Oscilador XT, PLL habilitado (XTPLL) 000x = Oscilador XT (XT) Nota (1): El microcontrolador y el mdulo USB ambos usan al oscilador seleccionado como fuente de reloj en Los modos XT, HS y EC. El mdulo USB usa el oscilador XT, HS o EC indicado como su fuente de reloj cuando el microcontrolador usa el bloque oscilador interno.

CONFIG2L: REGISTRO DE CONFIGURACION 2 LOW (Direccin 300002h)

bit 7-6 No implementados: Se leen como 0 bit 5 VREGEN: Bit de habilitacin del Regulador de Voltaje Interno del USB USB Internal Voltage Regulator Enable bit 1 = Regulador de Voltaje USB Habilitado 0 = Regulador de Voltaje USB Deshabilitado bit 4-3 BORV1:BORV0: Bits de Voltaje de Reset por Desgaste Brown-out Reset Voltage bits
11 10 01 00 = = = = Min 2.00 2.65 4.11 4.36 Typ 2.05 2.79 4.33 4.59 Max 2.16 V 2.93 V 4.55 V 4.82 V

bit 2-1 BOREN1:BOREN0 Bits de habilitacin de Reset por Desgaste Brown-out Reset Enable bits(1) 11 = Reset por Desgaste habilitado solamente en hardware (SBOREN esta deshabilitado) 10 = Reset por Desgaste habilitado solamente en hardware en modo Sleep (SBOREN esta deshabilitado) 01 = Reset por Desgaste habilitado y controlado por software (SBOREN est habilitado) 00 = Reset por Desgaste deshabilitado en hardware y software bit 0 PWRTEN: Bit de habilitacin del Temporizador al encendido (1) Power-up Timer Enable bit 1 = PWRT deshabilitado 0 = PWRT habilitado Nota (1): El Temporizador al Encendido est desacoplado del Reset por Desgaste, lo que permite que ambos puedan ser controlados independientemente.

CONFIG2H: REGISTRO DE CONFIGURACION 2 HIGH (Direccin 300003h)

bit 7-5 No implementados: Se leen como 0 bit 4-1 WDTPS3:WDTPS0: Bits de seleccin del Post-escalador del Temporizador Perro-Guardin Watchdog Timer Postscale Select bits 1111 = 1:32,768 1110 = 1:16,384 1101 = 1:8,192 1100 = 1:4,096 1011 = 1:2,048 1010 = 1:1,024 1001 = 1:512 1000 = 1:256 0111 = 1:128 0110 = 1:64 0101 = 1:32 0100 = 1:16 0011 = 1:8 0010 = 1:4 0001 = 1:2 0000 = 1:1 bit 0 WDTEN: Watchdog Timer Enable bit 1 = WDT habilitado 0 = WDT deshabilitado (control se realiza por el bit SWDTEN)

CONFIG3H: REGISTRO DE CONFIGURACION 3 HIGH (Direccin 300005h)

bit 7 MCLRE: Bit de habilitacin de Reset MCLR Pin Enable bit 1 = Pin MCLR habilitado; pin de entrada RE3 deshabilitado 0 = pin de entrada RE3 habilitado; MCLR deshabilitado bit 6-3 No implementados: Se leen como 0 bit 2 LPT1OSC: Bit de habilitacin del Oscilador de Baja-Potencia del Timer1 Low-Power Timer 1 Oscillator Enable bit 1 = Timer1 configurado para operacin en baja potencia 0 = Timer1 configurado para operacin en alta potencia bit 1 PBADEN: Bit de habilitacin para el conversor A/D en PORTB (Afecta el estado Reset de ADCON1. ADCON1 controla la configuracin de los pins PORTB<4:0>.) PORTB A/D Enable bit (Affects ADCON1 Reset state. ADCON1 controls PORTB<4:0> pin configuration.) 1 = Pins PORTB<4:0> son configurados como canales de entrada analgica en Reset 0 = Pins PORTB<4:0> son configurados como pins I/O digitales en Reset bit 0 CCP2MX: Bit de multiplexacin del CCP2 CCP2 Mux bit 1 = La entrada/salida CCP2 est multiplexada con RC1 0 = La entrada/salida CCP2 est multiplexada con RB3

CONFIG4L: REGISTRO DE CONFIGURACION 4 LOW (Direccin 300006h)

bit 7 DEBUG: Bit de habilitacin para el Depurador de fondo Background Debugger Enable bit 1 = Depurador de fondo deshabilitado, RB6 y RB7 configurados como pins de I/O de propsito general 0 = Depurador de fondo habilitado, RB6 y RB7 son usados por el Depurador En-Circuito bit 6 XINST: Bit de habilitacin del Conjunto de Instrucciones Extendido Extended Instruction Set Enable bit 1 = Conjunto de instrucciones extendido y Direccionamiento Indexado, habilitados 0 = Conjunto de instrucciones extendido y Direccionamiento Indexado, deshabilitados (modo de Legado) bit 5 ICPRT: Bit de habilitacin(1) del Puerto dedicado de Programacin/Depuracin En-Circuito (ICPORT) Dedicated In-Circuit Debug/Programming Port (ICPORT) Enable bit 1 = ICPORT habilitado 0 = ICPORT deshabilitado Nota 1: Disponible solamente en dispositivos PIC18F4455/4550 en empaquetadura 44-pin TQFP. Siempre dejar este bit en 0 en todos los demas dispositivos. bit 4-3 No implementados: Se leen como 0 bit 2 LVP: Bit de habilitacin de Fuente-nica ICSP Single-Supply ICSP Enable bit 1 = Fuente-nica ICSP habilitada 0 = Fuente-nica ICSP deshabilitada bit 1 No implementado: Se lee como 0 bit 0 STVREN: Bit de habilitacin de Reset por Pila Llena/Rebalse-hacia-abajo Stack Full/Underflow Reset Enable bit 1 = Pila Llena/Rebalse-hacia-abajo causar un Reset 0 = Pila Llena/Rebalse-hacia-abajo no causar un Reset

CONFIG5L: REGISTRO DE CONFIGURACION 5 LOW (Direccin 300008h)

bit 7-4 No implementados: Se leen como 0 bit 3 CP3: Bit de proteccin de Cdigo(1) Code Protection bit 1 = Bloque de cdigo 3 (006000-007FFFh) no protegido 0 = Bloque de cdigo 3 (006000-007FFFh) protegido Nota 1: No implementado en dispositivos PIC18FX455; mantenga este bit en 1. bit 2 CP2: Bit de proteccin de Cdigo Code Protection bit 1 = Bloque de cdigo 2 (004000-005FFFh) no protegido 0 = Bloque de cdigo 2 (004000-005FFFh) protegido bit 1 CP1: Bit de proteccin de Cdigo Code Protection bit 1 = Bloque de cdigo 1 (002000-003FFFh) no protegido 0 = Bloque de cdigo 1 (002000-003FFFh) protegido bit 0 CP0: Bit de proteccin de Cdigo Code Protection bit 1 = Bloque de cdigo 0 (000800-001FFFh) no protegido 0 = Bloque de cdigo 0 (000800-001FFFh) protegido

CONFIG5H: REGISTRO DE CONFIGURACION 5 HIGH (Direccin 300009h)

bit 7 CPD: Bit de Proteccin de la EEPROM de Datos Data EEPROM Code Protection bit 1 = EEPROM de Datos no protegida 0 = EEPROM de Datos protegida bit 6 CPB: Bit de Proteccin para el Cdigo del Bloque de Boot (Arranque) Boot Block Code Protection bit 1 = Bloque boot (000000-0007FFh) no protegido 0 = Bloque boot (000000-0007FFh) protegido bit 5-0 No implementados: Se leen como 0

CONFIG6L: REGISTRO DE CONFIGURACION 6 LOW (Direccin 30000Ah)

bit 7-4 No implementados: Se leen como 0 bit 3 WRT3: Bit de Proteccin de Escritura(1) Write Protection bit 1 = Bloque 3 (006000-007FFFh) no protegida para escritura 0 = Bloque 3 (006000-007FFFh) protegida para escritura Nota 1: No implementado en dispositivos PIC18FX455; mantener este bit en 1. bit 2 WRT2: Bit de Proteccin de Escritura 1 = Bloque 2 (004000-005FFFh) no protegida para escritura 0 = Bloque 2 (004000-005FFFh) protegida para escritura bit 1 WRT1: Bit de Proteccin de Escritura 1 = Bloque 1 (002000-003FFFh) no protegida para escritura 0 = Bloque 1 (002000-003FFFh) protegida para escritura bit 0 WRT0: Bit de Proteccin de Escritura 1 = Bloque 0 (000800-001FFFh) no protegida para escritura 0 = Bloque 0 (000800-001FFFh) protegida para escritura

CONFIG6H: REGISTRO DE CONFIGURACION 6 HIGH (Direccin 30000Bh)

bit 7 WRTD: Bit de Proteccin de Escritura de la EEPROM de Datos Data EEPROM Write Protection bit 1 = EEPROM de Datos no protegida para escritura 0 = EEPROM de Datos protegida para escritura bit 6 WRTB: Bit de Proteccin de Escritura para bloque de Arranque (Boot) Boot Block Write Protection bit 1 = Bloque boot (000000-0007FFh) no protegido para escritura 0 = Bloque boot (000000-0007FFh) protegido para escritura bit 5 WRTC: Bit de Proteccin de Escritura para el Registro de Configuracin (1) 1 = Registros de Configuracin (300000-3000FFh) no protegidos para escritura 0 = Registros de Configuracin (300000-3000FFh) protegidos para escritura Nota 1: Este bit es solamente de lectura en modo de ejecucin; solamente puede ser escrito en modo de Programacin bit 4-0 No implementados: Se leen como 0

CONFIG7L: REGISTRO DE CONFIGURACION 7 LOW (Direccin 30000Ch)

bit 7-4 No implementados: Se leen como 0 bit 3 EBTR3: Bit de Proteccin de Lectura de Tablas(1) Table Read Protection bit 1 = Bloque 3 (006000-007FFFh) no protegido para lectura de tablas ejecutadas en otros bloques 0 = Bloque 3 (006000-007FFFh) protegido para lectura de tablas ejecutadas en otros bloques Nota 1: No implementado en dispositivos PIC18FX455; mantener este bit en 1. bit 2 EBTR2: Bit de Proteccin de Lectura de Tablas Table Read Protection bit 1 = Bloque 2 (004000-005FFFh) no protegido para lectura de tablas ejecutadas en otros bloques 0 = Bloque 2 (004000-005FFFh) protegido para lectura de tablas ejecutadas en otros bloques bit 1 EBTR1: Bit de Proteccin de Lectura de Tablas Table Read Protection bit 1 = Bloque 1 (002000-003FFFh) no protegido para lectura de tablas ejecutadas en otros bloques 0 = Bloque 1 (002000-003FFFh) protegido para lectura de tablas ejecutadas en otros bloques bit 0 EBTR0: Bit de Proteccin de Lectura de Tablas Table Read Protection bit 1 = Bloque 0 (000800-001FFFh) no protegido para lectura de tablas ejecutadas en otros bloques 0 = Bloque 0 (000800-001FFFh) protegido para lectura de tablas ejecutadas en otros bloques

CONFIG7H: REGISTRO DE CONFIGURACION 7 HIGH (Direccin 30000Dh)

bit 7 No implementado: Se lee como 0 bit 6 EBTRB: Bit de Proteccin de Lectura de Tablas en el Bloque de Arranque (Boot) Boot Block Table Read Protection bit 1 = Bloque Boot (000000-0007FFh) no protegido para lectura de tablas ejecutadas en otros bloques 0 = Bloque Boot (000000-0007FFh) protegido para lectura de tablas ejecutadas en otros bloques bit 5-0 No implementados: Se leen como 0

DEVID1: REGISTRO IDENTIFICACION ID 1 PARA DISPOSITIVOS PIC18F2455/2550/4455/4550

bit 7-5 DEV2:DEV0: Bits de Identificacin del Dispositivo Device ID bits 011 = PIC18F2455 010 = PIC18F2550 001 = PIC18F4455 000 = PIC18F4550 bit 4-0 REV4:REV0: Bits de Identificacin de Revisin Revision ID bits Estos bits son usados para indicar la revisin del dispositivo

DEVID2: REGISTRO IDENTIFICACION ID 2 PARA DISPOSITIVOS PIC18F2455/2550/4455/4550

bit 7-0 DEV10:DEV3: Bits de Identificacin del Dispositivo Device ID bits Estos bits son usados con los bits DEV2:DEV0 para identificar el nmero de parte. 0001 0010 = Dispositivos PIC18F2455/2550/4455/4550 Nota: Los valores en DEV10:DEV3 pueden ser compartidos con otros dispositivos. El dispositivo especfico siempre ser identificado usando la secuencia de bits entera DEV10:DEV0.

Private Sub CommandConectar_Click() On Error GoTo Salir MSComm1.CommPort = 1 MSComm1.PortOpen = True TextTx.Enabled = True TextTx.Text = "" TextRx.Text = "" CommandConectar.Caption = "OK" Exit Sub Salir: MsgBox Err.Description Exit Sub End Sub Private Sub CommandQuit_Click() If MSComm1.PortOpen = True Then MSComm1.PortOpen = False End If End End Sub Private Sub MSComm1_oncomm() Select Case MSComm1.CommEvent Case comEvReceive TextRx.Text = TextRx.Text + MSComm1.Input If Len(TextRx.Text) >= TextRx.MaxLength Then TextRx.Text = "" End If End Select End Sub Private Sub TextTx_KeyPress(KeyAscii As Integer) MSComm1.Output = Chr(KeyAscii) End Sub

I. II. III. IV.

CONVERSION ESQUEMATICO CONVERSION CODIGO FUENTE SIMULAR e IMPLEMENTAR EN PROTOBOARD EL PROGRAMA DE COMUNICACIN SERIAL CON EL PIC18F4550 USANDO EL LENGUAGE MIKROC INVESTIGACION

Explicar en detalle los registros de configuracin ADCON1, CMCON Realizar una Tabla de las instrucciones Extendidas que dispone el PIC18F4550 mostrando el mnemnico y una breve descripcin de la instruccin.
V. CONCLUSIONES

Anda mungkin juga menyukai