CAPITULO 2

CIRCUITOS SECUENCIALES SINCRNICOS

Clasificacin de los Circuitos Secuenciales Sincrnicos.

Se estudiarn circuitos lgicos cuyos valores de las salidas dependen tanto de los valores pasados del circuito como de los valores presentes de las entradas. Esta clase de circuitos se llaman Circuitos Secuenciales. Cuando una seal de Clock es usada para controlar la operacin del circuito secuencial, ste circuito recibe el nombre de Circuito Secuencial Sincrnico (CSS). Los Circuitos Secuenciales Sincrnicos son ms fciles para disear y son usados en la mayora de las aplicaciones prcticas. Se muestra el Diagrama de Bloques General de un Circuito Secuencial Sincrnico o Maquina Secuencial Sincrnica (MSS).

La estructura de una MSS se constituye por un conjunto de Circuitos Combinatoriales y algunos flip-flops que constituyen el Bloque de Memoria de Estados. El circuito recibe un grupo de entradas In y produce otro grupo de salidas Out. Los valores de salidas de los flipflops representan el Estado Presente y.H del circuito. Bajo el control de la seal de Clock, las salidas de los flip-flops cambian de un estado a otro, stos estados generan la lgica combinatorial llamada Decodificador de Estado Siguiente/Decodificador de Entrada dependiendo de los valores de entradas y del valor de Estado Presente realimentado. De esta manera el circuito se mueve de un estado al otro. Para asegurar que solo una transicin de un estado al otro puede tener lugar durante de un periodo de Clock, los flip-flops deben ser de disparo por flanco (edge-triggered). Las salidas son generadas por otro circuito combinatorial llamado Decodificador de Salida. Las salidas son una funcin de Estado Presente de los flip-flops y de las entradas In. Aunque las salidas siempre dependen del Estado presente, ellas no siempre dependen de las entradas.
3

Para diferenciar entre estas dos posibilidades es acostumbrado llamar a la MSS de la figura anterior Maquina modelo Mealy y al de la siguiente figura Maquina modelo Moore en honor a George Mealy y Edward Moore que investigaron la conducta de estos circuitos en los aos 1950s.

Los MSS tambin son llamados Maquinas de Estado Finito (MEF). Este nombre deriva del hecho que el comportamiento funcional de estos circuitos puede ser representado con un nmero finito de los estados.
4

Diagrama de Estados
El Diagrama de Estados es una herramienta grfica que describe las transiciones paso a paso de una MSS. El Diagrama de Estados para un circuito secuencial ocupa el mismo lugar que la Tabla de Verdad para los circuitos combinatoriales. Se representa como un arreglo de crculos (valos) interconectados con segmentos con flechas. Cada crculo (valo) representa un estado (Estado Presente) de la MSS y las flechas representan los flancos de Reloj que hacen que la MSS cambie a otro estado (Estado Siguiente).

Estados: Representan situaciones diferentes de una secuencia en el tiempo Segmentos: Representan la transicin de estado en estado. Solo se ejecutan en el instante del flanco positivo de Reloj
5

Diagrama de Estados
Formato: Relaciona las entradas versus las salidas de la MSS. No debe incluir ni la seal de CLK ni la de Reset/Clear que se suponen implcitas en el diagrama de estados. Ej: Entonces el formato es:
A F1 B CLK

MSS

F2

A, B / F1 , F2

Cada estado debe tener siguiente informacin. Nombre Cdigo binario de identificacin Cada segmento debe incluir un formato valorado que represente: Condiciones de entradas para ir al Estado Siguiente Especificaciones de salidas del estado presente.

Diagrama de Estados
Las condiciones de entradas y salidas se refieren a las variables especificadas en el formato.

Las condiciones de salida le pertenecen al estado saliente (de donde viene la flecha) y no al estado entrante. Si existen n entradas, de cada estado deben salir 2n segmentos. Si uno de los segmentos no es presentado, se asume que es una condicin no existente dont care.

Ejemplo: Seguir el siguiente diagrama de estados:

Formato : A / F
0/0
Resetn

a
1/0 1/0

1/0

0/1

0/1